发明专利已授权

一种高效简化数字逻辑电路方法及其系统

📄 申请号：CN202510602657.3 📄 发布日：2026/05/25

著录项目信息

申请日

2025-05-12

公开号

CN120145956A

公开日

2025-06-13

申请人

杭州电子科技大学

法律状态

已下证

专利类型

发明

主分类号

G06F30_33

IPC 分类号

G06F30_33

技术画像

所属领域

数字逻辑电路数字逻辑电路逻辑综合与优化电子设计自动化

应用场景

芯片设计, 数字信号处理, 电子设计自动化, 逻辑电路优化

AI 智能推荐 · 同申请人专利 · 搜索相似专利

摘要

本发明公开一种高效简化数字逻辑电路方法及其系统。本发明对同一数字逻辑电路进行多次随机仿真，取每次仿真结果都相同的节点作为一个候选集；对候选集中的节点进行增量仿真，得到等价类集；筛选出位于高层且仿真结果为常量的节点，通过SAT求解得到主输入节点的取值；用主输入节点的取值对原始数字逻辑电路进行仿真，过滤掉仿真结果值不同的等价类集中节点，进一步得到优化后等价类集；基于优化后等价类集，使用SAT求解器测试所有节点对，简化原始数字逻辑电路。本发明通过创新性的增量仿真、层次优化及混合验证技术减少了SAT求解器调用次数，有助于提高芯片设计效率，减少无效工作和设计迭代次数，从而缩短芯片设计周期。

权利要求书 (12项) 说明书附图

……

图1

图2

图3

法律状态时间线

一种基于强化学习的针对FPGA映射的电路逻辑综合方法

当前第 / 件

一种基于预测反馈的电路逻辑优化方法

同领域国内专利 · IPC: (G06F30_33)

G06F30_00 G06F30_10 G06F30_12 G06F30_13 G06F30_15 G06F30_17 G06F30_18 G06F30_20 G06F30_22 G06F30_23 G06F30_25 G06F30_27 G06F30_28 G06F30_30 G06F30_31 G06F30_32 G06F30_323 G06F30_327 G06F30_33 G06F30_3308 G06F30_331 G06F30_3315 G06F30_3323 G06F30_337 G06F30_34 G06F30_36 G06F30_367 G06F30_373 G06F30_39 G06F30_392 G06F30_394 G06F30_396 G06F30_398 覆盖33个领域

相似专利推荐 AI 驱动 · 同领域

一种近阈值电压全数字逐次逼近寄存器延时锁定环系统

¥0.0

2017107823342 · 合肥学院

议价

不含过户费

📋 交易方式： 委托待转让 📌 交易状态：在售 👁️ 浏览次数：68 ❤️ 收藏人数：93 📋 项目申报： 未申报

资金托管权属尽调包过户

🏢 淄博智来知识产权服务有限公司

✓ 企业认证✓ 手机绑定历史成交 0件好评率 98.5%

📊 出价记录 (3条)

王**¥-10万

李** 企业¥-8万

陈**¥-3万

查看全部出价

我要出价 (议价)