本发明提供一种SSD主控芯片中对关键信号进行物理保护设计方法，所述方法包括：根据与数据安全相关的关键信号的安全等级数确定金属层数；查找关键信号在SSD芯片设计网表中的路径并根据关键信号所属的安全等级，将与所述关键信号对应的走线设计到对应的金属层中，其中，安全等级越高的关键信号所对应的走线设计到越深层的金属层中。本发明增强了SSD主控芯片的物理安全保护。
📄 2020112433451
📂 G06F30_398
👤 深圳安捷丽新技术有限公司
📅 2020-11-10
一种基于内嵌并行结构遗传算法的关键电路单元定位方法，属于集成电路中关键性电路单元的定位技术领域。其具体包括：1）网表解析及相关量的初始化；2）构建面向关键电路单元的初始化种群，并初始化当前进化代数变量j=1；3）新建名人堂库HG，并将每一代中最好个体保存至HG中；4）若i>Nsm，则转到步骤7），否则转到步骤5）；5）计算种群的多样性div；6）通过当前HG计算电路中各电路单元的关键性值；7）计算LC中各电路单元的关键性值；8）对步骤7所得的关键性值按降序排列，并输出与之相对应的电路单元。利用本发明成果，有助于实现以较小代价实现对电路结构的高可靠设计，并缩短电路的设计周期。
📄 2018108722574
📂 G06F30_392
👤 浙江工业大学
📅 2018-08-02
一种面向多输入向量的关键性电路单元定位方法，首先，读取并解析电路子网表，并对相关量进行初始化；其次，通过随机性策略构建了各电路单元关键性权重的初始化方法；接着，基于梯度进化策略设计了面向多输入向量的且具备自适应收敛性的电路单元关键性权重计算方法；然后，结合该方法的自适应收敛性特点，并依据权重的大小关系，给出了电路结构中各电路单元的关键性次序。本发明在保证有较高定位准确性的同时还有较快的计算速度。
📄 2018112994764
📂 G06F30_39
👤 浙江工业大学
📅 2018-11-02
一种面向门级电路的精确快速敏感性单元定位方法，所述方法包括以下步骤：步骤1：解析网表，相关量初始化并生成满足均匀非伯努利序列分布特点的输入向量；步骤2：利用剪枝技术生成敏感性电路单元集合；步骤3：基于基准化分析策略，对Sensitive_set中的敏感性电路单元实施定位。本发明通过引入剪枝技术，极大地缩小了问题的求解空间，使加快了问题的求解速度；再基于所构建的基准化分析方法，实现了多输入向量下敏感性电路单元的快速有效定位；该发明在保证计算精度的前提下，大幅降低了问题求解的时间开销。
📄 2019104552969
📂 G06F30_398
👤 浙江工业大学
📅 2019-05-29
一种基于概率模型的电路原始输入端敏感性计算方法，网表解析及相关量的初始化；判断LC中第i个节点的第j个输入端的关键性Crtli,j；根据结果对电路实施剪枝以获得对应所应用输入向量的电路敏感性节点，并对所标记的敏感节点分配敏感性值；基于核密度估计给出sen的聚类数目，并利用k‑means算法对sen实施聚类，并依据敏感性值的大小次序输出聚类结果。本发明基于屏蔽效应的剪枝策略实现了针对给定输入向量下敏感性原始输入端的标记；通过节点的类型及拓扑位置信息，基于反向深度优先搜索策略并借助SCA算法实现了对电路各原始输入端敏感性水平的量化；结合聚类算法，通过不断迭代实现对电路中敏感性原始输入端的有效识别。
📄 2020110169473
📂 G06F30_398
👤 浙江工业大学
📅 2020-09-24
一种基于深度自编码器网络的电路结构可靠性预测方法，包括以下步骤：步骤1：网表解析及相关量的初始化，步骤2：创建电路的特征集；步骤3：基于基准电路集合采集对应特征集[TS,PF,AP]的数据集[ts,pf,ap]及其标签R所对应的数据r；步骤4：依据数据集[ts,pf,ap,r]的特点与规模，构建面向电路可靠性预测的DAN模型；步骤5：基于所选取的DAN模型，依据新输入的特征数据，实现对电路结构可靠性的快速预测。本发明提供一种兼顾可靠性和计算时空开销的基于深度自编码器网络的电路结构可靠性预测方法。
📄 2018103216330
📂 G06F30_398
👤 浙江工业大学
📅 2018-04-11
一种面向电路结构的快速有效关键性单元定位方法，首先，对网表进行解析及相关量的初始化；其次，基于反向递归搜索策略实现面向输入向量的非关键性电路单元的裁剪；然后，基于反馈策略与消散机制实现对电路单元关键性的量化；最后，按关键性值的大小实现对相应电路单元的排序并输出。本发明基于剪枝策略，利用SCA方法并结合正反馈策略提出了一种面向电路结构的关键性单元定位方法，它不仅有较高的定位精度，还有着较快的计算速度，可适用于大规模及超大规模电路关键性单元的有效定位。
📄 2019103679500
📂 G06F30_39
👤 浙江工业大学
📅 2019-05-05
本发明公开一种通过在代码中提取数据流辅助芯片布局规划的方法，通过RTL代码或是门级网表查找各模块的数据走向，方便设计人员的选择所需知道其数据流走向的模块；进而找到与所指定模块有数据交互的其他模块，并通过图表的形式呈现各模块的数据交互关系，减少了整个设计流程中因设计者提供设计说明文件和前后端沟通时产生的时间；再通过数据走向得到摆放输入输出端口的脚本，减少后端工程师布局规划的时间，加快设计速度。
📄 2019106834724
📂 G06F30_392
👤 深圳市勇俊科技有限公司
📅 2019-07-26
本发明公开了一种CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法，将布尔代数系统进行扩展，得到扩展的布尔代数系统；由CMOS传输门逻辑电路建立相应的开关级信号流图模型，由此模型提取出该电路输出函数的等效信号流图模型，并由开关级信号流图模型结合扩展的布尔代数系统得到该电路的开关级函数表达式，从而得到CMOS传输门逻辑电路。本发明通过本方法设计的CMOS传输门逻辑电路，所需MOS管数目较少，而且所需连线数较少，可以降低功耗和节省芯片面积；且所设计的开关级CMOS传输门逻辑电路是全摆幅的，适用于低功耗CMOS电路的设计。
📄 2018111398824
📂 G06F30_39
👤 淮北师范大学
📅 2018-09-28
一种基于SVM的IGBT芯片焊接层空洞定位方法，首先通过建立IGBT模块的电热仿真模型与SPICE电路模型，通过耦合得到场路耦合模型后将场路耦合模型中焊接层均分为多个故障区域，然后对每个故障区域分别进行空洞故障模拟并基于联合仿真计算得到IGBT芯片的影响因子，再构建故障区域编号‑影响因子数据集，以该数据集中的影响因子作为输入数据、故障区域编号作为输出数据，采用非线性能力较强的SVM算法解析输入数据与输出数据之间的映射关系，从而实现对IGBT焊接层空洞定位。本方法以关断时间、结温、集电极与发射极的压降差作为影响因子，共同判断空洞的位置，使空洞定位结果更准确。
📄 2022111439318
📂 G06F30_398
👤 三峡大学
📅 2022-09-20
本发明公开了基于RISC‑V架构利用有用偏差的新型时钟树自适应优化方法，在S1，布图；S2，布局；S3，时钟树综合后，进行S10，寄存器到寄存器之间的时序路径优化；在S4，布线后，进行S20，寄存器到存储器之间的时序路径优化。本发明通过自适应迭代，不需要繁琐的算法，解决了EDA工具本身auto useful skew的不足，而且最大限度地修复了时序问题，同时采用合并延迟单元的方法，实现了芯片设计的高性能和低功耗的双赢效果。
📄 2024114002951
📂 G06F30_396
👤 杭州电子科技大学
📅 2024-10-09
本发明涉及集成电路技术领域，具体涉及一种铁电负电容晶体管的电路仿真模型及建模方法，包括基于漏极和源极的偏压计算源极面电荷密度和漏极面电荷密度，基于源极面电荷密度和漏极面电荷密度得到基准金属‑氧化物‑半导体‑场效应晶体管器件的沟道电流，计算MOSFET器件的栅极面电荷密度，基于栅极面电荷密度使用朗道‑哈拉特尼科夫方程进行计算，得到整个铁电器件的总栅压，基于沟道电流和总栅压构建整个铁电负电容晶体管的电路仿真模型。本发明所提出的电路仿真模型完全基于基本半导体器件物理方程，且具有显式的数学表达式，从而解决现有的建模方法精度较低和仿真速度慢的问题。
📄 2022113828787
📂 G06F30_39
👤 广西师范大学
📅 2022-11-07
柿子坊 · 知识产权运营
柿子坊知识产权运营平台