专利交易市场

本发明提供了一种数字逻辑电路编译方法及装置，涉及电路技术领域，该方法包括：获取数字逻辑电路的编译步骤，采用与数字逻辑电路的编译顺序逆向的顺序，逐个判断各个编译步骤对应的时序报告是否满足预设时序要求，将不满足预设时序要求的时序报告所对应的编译步骤确定为目标编译步骤，根据每个编译策略对应的时序报告，将满足预设时序要求的时序报告所对应的编译策略，作为目标编译策略，按照目标编译策略重新编译数字逻辑电路。由于在采用目标编译策略重新编译数字逻辑电路的过程中，可以使用目标编译步骤之前的编译步骤输出的数据，能够减少客户端重新编译数字逻辑电路所花费的时间，从而可以提高重新编译数字逻辑电路的效率。

本发明属于FPGA技术领域，提供一种基于增强学习的FPGA互联资源配置生成方法；首先建立基于增强学习的FPGA的互联资源模型，初始化状态转移矩阵和回报函数；再将状态转移矩阵和回报函数联合，根据互联资源模型，采用增强学习训练方法训练出策略；然后再设置布线起始状态点，根据策略完成配置走线，并根据配置走线更新状态转移矩阵；最后重复更新状态转移矩阵直到覆盖率收敛，汇总所有配置走线，转化为配置代码，最终输出互联资源配置。本发明采用增强学习理论，在互联资源测试覆盖率达到100％的前提下，有效减少测试配置次数，实现FPGA包括Global和Local互联资源的自动配置，且测试效率高、适用性好。

本实用新型公开了FPGA的IO动态配置电路，涉及可配置电路设计技术领域。本实用新型包括芯片、数码管显示模块、输入模块和第一指示模块：芯片的输出端直接和/或通过译码模块连接于数码管显示模块，其中数码管显示模块至少包括两个数码管，输入模块至少通过电平变化模块、琴键式信号发生模块、8421码发生模块中一种或零种连接于芯片；其中，电平变化模块、琴键式信号发生模块通过第一指示模块或直接连接于芯片。本实用新型电路设计的模块化，便于集成电路FPGA的IO进行动态自动配置。