专利交易市场

本发明公开了一种辅助电路参数优化的SPICE电路网表生成方法，通过设置SPICE的.option语句对仿真过程进行一组配置，默认的，我们这里使用一组option语句，可以做到只在参数优化前进行电路的可行性检验，在参数优化过程中不检查电路结构，不生成仿真图形文件，最大减少仿真时间，在优化完成后生成波形文件并进行显示，遵守设定的规则下，用户也可以按照自己的需要自行配置,设置元器件库,可以选择用户使用的元器件库。该辅助电路参数优化的SPICE电路网表生成方法，通过在决定了电路的结构之后，可以通过该方法构建合理的SPICE仿真流程，之后再通过多种优化器对电路仿真模型进行寻优，寻找最优的电路参数组合。

本发明公开了一种基于NSGA‑Ⅱ的模拟集成电路参数优化设计方法及装置，所述方法包括：根据电路参数组成的染色体进行复制，形成染色体种群；基于NSGA‑Ⅱ算法对初始代染色体种群进行处理，并对处理后的染色体进行适应度函数构造后，进行带精英策略的快速非支配排序及拥挤度计算，最终得到优化后的电路参数。相比于现有技术中，采用遗传算法进行电路参数优化的方法，本发明通过优化初始代种群产生方案和构造适应度函数，并基于NSGA‑Ⅱ算法进行优化参数计算，解决了利用遗传算法进行电路参数优化设计时寻优算法收敛速度过慢或无法收敛的问题，实现对模拟集成电路参数的优化设计。

本发明公开了一种GaN HEMT器件等效电路模型的参数提取方法，至少包括以下步骤：步骤S1：将GaN HEMT器件建模为小信号等效电路模型；步骤S2：基于步骤S1的模型，提取外部寄生参数；步骤S3：提取内部本征参数；步骤S1中，等效电路模型包括外部寄生参数和内部本征参数，其中，外部寄生参数不受施加的偏置电压影响，包括金属电极间寄生电容Cpg、Cpd和Cpg，外部寄生电感Lg、Ld和Ls，以及外部寄生电阻Rg、Rd和Rs；内部本征参数受器件工作时的沟道结构和偏置条件影响，包括沟道电阻Rgs、栅漏电阻Rgd、漏源输出电导Gds；各端口之间电容Cgs、Cgd、Cds；跨导gm、时延参数τ。

本发明公开一种适用于射频微波功率放大器芯片的宽带匹配方法，应用于无线通信领域，针对现有的连续类功放设计的实频宽带匹配方法以及高阶滤波器结构宽带匹配方法均存在的弊端：计算复杂、匹配电路结构复杂、插损大，微带线实现方式不适用于功率放大器芯片的集成的问题；本发明基于集总参数元器件实现的适用于功率放大器芯片的双极点宽带匹配方法，有效避免传统宽带匹配方法的计算复杂、匹配电路结构复杂、插损大、不适用芯片高集成度设计宗旨的问题。且该方法还可以移植到固态功率放大器模块的设计中，为功率放大器的设计研究者提供一种全新的宽带匹配设计方法与思路，具有相当的科学研究和商业应用价值。

本发明提供了一种基于领域知识的模拟电路智能优化算法，涉及模拟电路技术领域，包括S1、采样生成初始种群；S2、对初始种群进行仿真；S3、判断初始种群的进化状态，选择不同的进化算子；S4、将子代种群与初始种群进行合并得到临时种群；S5、对临时种群进行非支配排序得到非支配序；S6、对得到非支配序的临时种群进行基于参考点的排序得到基于参考点的序；S7、结合基于参考点的序，使用小生境保留策略在临时种群中选择个体作为新子代种群；S8、设定迭代次数的最大值，当迭代次数未达最大值时，循环执行步骤S3‑S7；当迭代次数达到最大值时，算法结束。本发明的有益效果为：提高了可行解探索进程,且生成的解质量高。

一种多绕组共铁芯磁集成高频变压器设计方法，包括以下步骤：推导出非正弦激励下多绕组变压器铁芯损耗表达式Pc，采用基波分析法推导非正弦激励下的初、次级绕组损耗表达式Pw_pri、Pw_sec，根据面积乘积法选择铁芯型号；推导出利兹线最优股径dstr_opt和股数k的计算表达式；提取出均质化等效后的利兹线交流电阻系数和漏电感；确定多绕组共铁芯磁集成高频变压器的设计参数；以损耗P和漏电感Lσ1为优化目标，以温升为约束条件，以隔离间距为自变量，通过正交试验法对进行优化设计。本发明设计方法能应用于多绕组结构、利兹线的多绕组共铁心磁集成变压器的优化设计，可以对利兹线建模进行简化，分析多绕组结构的交流电阻系数和漏电感，减少了优化设计中的计算量。

本发明包括一种Ti型低损耗负群时延电路及设计方法，包括T型连接器，所述T型连接器一端连接第一微带线TL1，T型连接器Tee另一端连接第二微带线TL2，T型连接器下方连接第三微带线TL3，所述第三微带线TL3的下方连接耦合微带线CL；端口1、端口2分别为整个电路的输入、输出端口。本发明能够降低电路的损耗和反射，提高群时延，本发明还对负群时延电路进行了优化设计，最终可得：该NGD电路工作于S频段，在中心频率为2.2GHz时，电路的群时延为‑1.2ns，电路的插入损耗S21为‑2.1dB，电路的反射系数S11为‑12dB。

本发明公开了一种基于四条并联微带线的负群时延电路及其设计方法，所述电路为对称结构，包括四条有损耗的并联微带连接线ILk，k＝{1,2,3,4}、第一负载、第二负载、第一信号源和第二信号源，其中微带线IL1和微带线IL2相同，微带线IL3和微带线IL4相同，信号从第一信号源出发，流入第一负载，经过端口1分别流入微带线IL1,微带线IL2,微带线IL3,微带线IL4,最后在端口2处汇合并流入第二负载，第二负载与第二信号源连接。