一种基于内嵌并行结构遗传算法的关键电路单元定位方法，属于集成电路中关键性电路单元的定位技术领域。其具体包括：1）网表解析及相关量的初始化；2）构建面向关键电路单元的初始化种群，并初始化当前进化代数变量j=1；3）新建名人堂库HG，并将每一代中最好个体保存至HG中；4）若i>Nsm，则转到步骤7），否则转到步骤5）；5）计算种群的多样性div；6）通过当前HG计算电路中各电路单元的关键性值；7）计算LC中各电路单元的关键性值；8）对步骤7所得的关键性值按降序排列，并输出与之相对应的电路单元。利用本发明成果，有助于实现以较小代价实现对电路结构的高可靠设计，并缩短电路的设计周期。
📄 2018108722574
📂 G06F30_392
👤 浙江工业大学
📅 2018-08-02
本发明公开一种通过在代码中提取数据流辅助芯片布局规划的方法，通过RTL代码或是门级网表查找各模块的数据走向，方便设计人员的选择所需知道其数据流走向的模块；进而找到与所指定模块有数据交互的其他模块，并通过图表的形式呈现各模块的数据交互关系，减少了整个设计流程中因设计者提供设计说明文件和前后端沟通时产生的时间；再通过数据走向得到摆放输入输出端口的脚本，减少后端工程师布局规划的时间，加快设计速度。
📄 2019106834724
📂 G06F30_392
👤 深圳市勇俊科技有限公司
📅 2019-07-26
本发明公开一种大功率PA芯片版图布局及风洞式自散热封装设计方法，应用于无线通信领域，针对在进行大功率PA芯片设计时，在没有额外耗能和专门配备散热电路的情况下，现有技术中缺乏经济、有效地对PA芯片工作时产生的热量进行自动散释，保障PA芯片乃至整个无线通信系统的各项性能，包括使用寿命、环境适应能力等，并且降低集成这类PA芯片的终端和基站的制造成本、提高集成度的解决方案；本发明的大功率PA芯片采用狭长型MMIC Die版图布局，并基于流体理论以及伯努利方程进行封装设计；采用本发明的方法可以在大功率功放芯片应用中达到最佳散热效果。
📄 2023101214543
📂 G06F30_392
👤 电子科技大学
📅 2023-02-14
本发明公开一种射频功放芯片异构微封装方法，应用于射频技术领域，针对现有的封装技术在布孔时未考虑期间寿命的问题；本发明通过仿真技术对散热通孔进行优化，使得优化后的散热通孔布局满足芯片封装的相关参数性能，从而有效平衡芯片封装的射频性能与散热问题。
📄 2021108642745
📂 G06F30_392
👤 电子科技大学广东电子信息工程研究院
📅 2021-07-29
本发明公开了一种基于建立PCB预测模型的PCB设计方法及装置，包括以下步骤：步骤S1、依次将多个预设PCB模板与多个基于预设PCB模板完成PCB设计的历史PCB设计图分别进行电路原理图和PCB设计图匹配，以得到每个历史PCB设计图的电学原理图的模板复用类型和模板复用率，以及PCB类型预测模型；步骤S2、利用PCB类型预测模型对待设计电路原理图进行识别得到待设计电路原理图的模板复用类型和模板复用率，并根据模板复用类型为待设计电路原理图选取预设PCB模板作为复用PCB模板。本发明在设计PCB设计图时能尽可能的建立在预设PCB模板上，避免较多的无效重复工作量，同时只需要对非复用模块进行PCB布局设计，有效的提高设计效率。
📄 2023114407493
📂 G06F30_392
👤 启东市旭能电子科技有限公司
📅 2023-11-01
已申报项目
本申请涉及超大规模集成电路的领域，其具体地公开了一种超大规模集成电路结构布局的优化方法、系统和电子设备，其对芯片布局图进行网格化，以确定所示芯片布局图上各个模块对应的网格位置，同时利用卷积神经网络模型来提取出所述相应模块之间的关联特征并进行空间编码，以得到符合电流密度的空间关系的特征表示，进一步计算连通域内的各位置对应的水平方向和垂直方向上的块电阻特征值，再基于空间路径效应对所述每个位置进行电压降模型的计算以得到电压降特征矩阵，进而得到更为准确的分类结果。这样，可以对所述芯片布局图时是否满足所述各模块的电压降条件进行准确地判断，从而使得制造出的集成电路性能更高。
📄 2021115545326
📂 G06F30_392
👤 瑞安市和乐电子科技有限公司
📅 2021-12-17
本发明涉及集成电路设计技术领域，具体为一种集成电路的布局方法、系统、设备和存储介质，该方法基于宏单元总特征信息、网表连接信息和网表元信息，引导当前宏单元选择合适的布局位置，接着先将标准单元分布在已固定的宏单元的四周，然后使用片上通信布局进一步优化标准单元的位置，完成整个集成电路的布局，该布局方法可布线性强，能够降低半周线长长度，降低传输时延，提升传输性能，还能够降低时间复杂度，提升布局效率。
📄 2023109474341
📂 G06F30_392
👤 曲阜师范大学
📅 2023-07-31
本发明公开了一种集成电路中时钟树布局流程方法，具体包括以下步骤：步骤1：顶层布局；步骤2：硬模块的物理实现；步骤3：提取硬模块中的时钟树信息；步骤4：硬模块间的时钟树偏差的获取；步骤5：在顶层模块T中插入时钟树树偏差补偿装置；步骤6：在顶层模块T中进行顶层时钟树的生成；步骤7：对顶层模块T中各个硬模块之间的信号互连进行布线生成；步骤8：在进行整个芯片的静态时序分析时，抽取硬模块的接口时序模型；步骤9：全芯片的静态时序分析；步骤10：物理验证。本发明可以减少时钟树层级，降低时钟树平衡的难度；同时针对此流程方法提出一种时钟树偏差补偿装置，可以有效降低硬模块间时序收敛的难度。
📄 201811377705X
📂 G06F30_392
👤 奇河控制技术(苏州)有限公司
📅 2018-11-19
本发明公开了一种基于遍历导线的获取电路有向图的方法，包括以下步骤：步骤一，提供所需要的仿真电路原理图；步骤二，选取步骤一所获取的仿真电路原理图中的任意一条导线，并将选取的导线计入一级节点集合，判断所选取的导线两端所连接的模型；本发明提供的基于遍历导线的获取电路有向图的方法原理简单易懂且易于实现，极大的简化了传统人工提取电路有向图的复杂性，为电路仿真软件产品提供一个有效的技术基础。
📄 2020105443942
📂 G06F30_392
👤 汪子岩
📅 2020-06-15
本发明公开了一种基于图神经网络的芯片布局方法，包括以下步骤：S1、将电路转化为图数据，建立二维坐标系x‑y，对数据集进行标注并划分训练集和验证集；S2、构建图神经网络模型，设定损失函数，并设定loss阈值；S3、将训练集作为输入数据分别训练图神经网络模型并更新模型，得到预测x坐标的第一模型、预测y坐标的第二模型；S4、将待布局芯片中各个单元的数据与芯片的图数据预处理后输入第一模型与第二模型得到待布局芯片上每个单元的x、y坐标值，输出最终的布局结果。本方法与传统芯片布局技术相比，通过将电路网表数据转化成图数据，借助损失函数训练图神经网络模型，实现智能化芯片布局，具有节约时间投入和人力成本的特点。
📄 202210726916X
📂 G06F30_392
👤 无锡芯光互连技术研究院有限公司
📅 2022-06-24
本发明涉及一种可编程交换架构芯片资源排布方法及装置，涉及芯片资源分配技术领域，该方法包括：构建待执行程序对应的所有执行节点之间的控制依赖关系和读写依赖关系，基于待执行程序对应的所有执行节点之间的控制依赖关系和读写依赖关系，确定待执行程序对应的所有执行节点的依赖关系哈希表；基于依赖关系哈希表、第一目标函数、第二目标函数以及可编程交换架构芯片的每一级流水线的资源约束条件，确定初始资源排布方案；基于模拟退火算法更新初始资源排布方案，得到最终的资源排布方案。本发明实现了在满足资源约束条件的前提下更好的发挥芯片性能，提升了可编程交换架构芯片的运行效率。
📄 2023117269457
📂 G06F30_392
👤 湖北工业大学
📅 2023-12-15
本发明公开了一种基于耦合线和环形微带线的负群时延电路及其设计方法，该电路为左右对称结构，包括微带线ILi，i＝{1，2，3，4}、耦合微带线IL0、输入端口和输出端口，信号从输入端口流入分为两路分别流入微带线IL1和微带线IL2左半部，信号在流出微带线IL2左半部后分别流入微带线IL2的右半部和微带线IL3，一路信号流出微带线IL1和微带线IL2的右半部后汇合流入输出端口；另一路信号流出微带线IL2左半部，经过微带线IL3和微带线IL4至耦合微带线。
📄 2019106127795
📂 G06F30_392
👤 南京信息工程大学
📅 2019-07-08
柿子坊 · 知识产权运营
柿子坊知识产权运营平台