发明专利 已授权

一种减小堆叠芯片上互连输入输出管脚面积的方法

📄 申请号:CN201210410947.0 📄 发布日:2025/10/22

著录项目信息

申请日
2012-10-24
公开号
CN102945823B
公开日
2015-05-27
申请人
上海新储集成电路有限公司
法律状态
已下证
专利类型
发明
主分类号
IPC 分类号

技术画像

应用场景

集成电路封装, 三维芯片堆叠, 高性能计算, 消费电子, 通信设备

摘要

本发明公开了一种减小堆叠芯片上互连输入输出管脚面积的方法,在制作堆叠芯片的过程中,通过降低互连输入输出管脚中驱动晶体管的数量、尺寸,以及降低互连输入输出管脚中抗静电放电器件晶体管的数量、尺寸,减小互连输入输出管脚面积;其中堆叠芯片采用微控制器标准系统总线作为管脚进行互连。本发明通过减小在用微控制器标准系统总线做管脚互连的上下堆叠多颗芯片上互连输入输出管脚中驱动电路尺寸和抗静电释放电路尺寸,以及减少驱动电路晶体管数量和抗静电释放电路晶体管数量,从而减小互连输入输出管脚面积,最终减小芯片面积,降低芯片成本。
权利要求书 (12项) 说明书 附图

……

……

图1
图2
图3

法律状态时间线

20150527
✅ 授权
20130327
?? 实质审查的生效 :
20130227
📄 公开
议价
不含过户费

📋 交易方式: 委托待转让 📌 交易状态: 在售 👁️ 浏览次数:94 ❤️ 收藏人数:93 📋 项目申报: 未申报

资金托管 权属尽调 包过户
🏢 淄博智来知识产权服务有限公司
✓ 企业认证✓ 手机绑定历史成交 0件好评率 98.5%

📊 出价记录 (3条)
王**¥-10万
李** 企业¥-8万
陈**¥-3万
查看全部出价