发明专利已授权

基于RISC-V架构利用有用偏差的时钟树自适应优化方法

📄 申请号：CN202411400295.1 📄 发布日：2026/07/09

著录项目信息

申请日

2024-10-09

公开号

CN119358505A

公开日

2025-01-24

申请人

杭州电子科技大学

法律状态

已下证

专利类型

发明

主分类号

G06F30_396

IPC 分类号

G06F30_396

技术画像

所属领域

集成电路设计集成电路设计电子设计自动化时钟树综合

应用场景

芯片设计, 高性能计算, 低功耗设计, SoC设计, 时序收敛

AI 智能推荐 · 同申请人专利 · 搜索相似专利

摘要

本发明公开了基于RISC‑V架构利用有用偏差的新型时钟树自适应优化方法，在S1，布图；S2，布局；S3，时钟树综合后，进行S10，寄存器到寄存器之间的时序路径优化；在S4，布线后，进行S20，寄存器到存储器之间的时序路径优化。本发明通过自适应迭代，不需要繁琐的算法，解决了EDA工具本身auto useful skew的不足，而且最大限度地修复了时序问题，同时采用合并延迟单元的方法，实现了芯片设计的高性能和低功耗的双赢效果。

权利要求书 (12项) 说明书附图

……

图1

图2

图3

法律状态时间线

基于RRAM的处理器架构及控制方法

当前第 / 件

一种用于嵌入式设备的动态加载方法及系统

同领域国内专利 · IPC: (G06F30_396)

G06F30_00 G06F30_10 G06F30_12 G06F30_13 G06F30_15 G06F30_17 G06F30_18 G06F30_20 G06F30_22 G06F30_23 G06F30_25 G06F30_27 G06F30_28 G06F30_30 G06F30_31 G06F30_32 G06F30_323 G06F30_327 G06F30_33 G06F30_3308 G06F30_331 G06F30_3315 G06F30_3323 G06F30_337 G06F30_34 G06F30_36 G06F30_367 G06F30_373 G06F30_39 G06F30_392 G06F30_394 G06F30_396 G06F30_398 覆盖33个领域

议价

不含过户费

📋 交易方式： 委托待转让 📌 交易状态：在售 👁️ 浏览次数：40 ❤️ 收藏人数：93 📋 项目申报： 未申报

资金托管权属尽调包过户

🏢 淄博智来知识产权服务有限公司

✓ 企业认证✓ 手机绑定历史成交 0件好评率 98.5%

📊 出价记录 (3条)

王**¥-10万

李** 企业¥-8万

陈**¥-3万

查看全部出价

我要出价 (议价)

基于RISC-V架构利用有用偏差的时钟树自适应优化方法

著录项目信息

技术画像

所属领域

应用场景

摘要

法律状态时间线

同领域国内专利 · IPC: (G06F30_396)

相似专利推荐 AI 驱动 · 同领域

一种集成电路导电胶膜用复合导电粒子及其制备方法

一种集成电路芯片制造用压膜装置

一种大电流绝缘体上硅横向绝缘栅双极型晶体管

服务项目

资源中心

关于柿子坊