本申请实施例中提供了一种修调电路，该电路包括：串联连接在修调电路的修调电压输出端和地极端之间的第一分压电阻和第二分压电阻，所述第一分压电阻和第二分压电阻的连接点作为修调电路的基准电压输入端；所述第一分压电阻和修调电压输出端之间连接有并联的第一焊盘组、第一修调单元和第一辅助修调模块；所述第二分压电阻和地极端之间连接有串联的第二修调单元和第二辅助修调模块，以及，与串联的第二修调单元和第二辅助修调模块并联的第二焊盘组。本方案利用辅助修调电阻和开关管的配合调整修调电路的阈值修调电压，使过放电保护电压vod的阈值修调电压双向修调范围一致，从而实现过充电保护电压voc的阈值电压修调准确后，放电保护电压vod的阈值电压也能修调准确。
📄 2017104489186
📂 H02J7_00
👤 南京中感微电子有限公司
📅 2017-06-14
本发明公开SSD主控芯片中乘法运算电路和方法，所述乘法运算电路包括位选择器、补偿值存储器、部分积运算单元、移位寄存器和缓存加法器，所述位选择器的输入端与乘数端连接，所述位选择器的次数输出端和补偿值存储器、移位寄存器和缓存加法器连接，所述位选择器的结果输出端与部分积运算单元连接，所述部分积运算单元的输入端与被乘数端连接，所述部分积运算单元的输出端与移位寄存器连接，所述补偿值存储器的输出端与移位寄存器连接，所述移位寄存器的输出端与所述缓存加法器的输入端连接。本发明可以避免在乘数运算结果中产生负值，从而减少了大量补码运算电路。从而大量降低了算法的硬件实现代价。
📄 202110151935X
📂 G06F7_503
👤 深圳安捷丽新技术有限公司
📅 2021-02-04
本发明涉及集成电路技术领域，具体涉及一种具有微能量收集、数字编码和射频发射的单片集成电路；所述单片集成电路包括微能量收集电路、数字编码电路和射频发射电路，其管脚SW接开关稳压电路，通过VOUT端反馈回电路内部后输出稳定直流电压，在所述稳压电路输出达到设定电压后，通过所述编码电路产生数字编码，并触发所述射频发射电路发射出去；本发明采用高压集成电路工艺将包含微能量整流和稳压电路的能量收集电路、数字编码和射频发射电路集成在同一片集成电路中，并提供多种应用模式支持，实现零静态功耗，简化了系统应用的外围，降低了成本，提高了系统的可靠性。
📄 2019108907749
📂 G06K19_07
👤 广州市晶凌电子有限公司
📅 2019-09-20
一种大功率LED光衰补偿集成电路，光电探测单元与电流提取单元连接，电流提取单元设有偏置电压端；时序发生单元分别与电流提取积分单元、电压采样单元和参考电压选择单元连接，时序发生单元设有时钟信号端和复位信号端；电流积分单元与电压采样单元连接，电压采样单元通过外接电容接地；电压采样单元、参考电压选择单元均与电压比较单元连接，参考电压选择单元设有两个偏置电压端；电压比较单元与波形整形单元连接，波形整形单元与基准选择单元连接，基准选择单元设置复位信号端、输出端和两个基准电压端。本发明提有效改善大功率LED在长时间使用之后照明强度衰减并延长LED实际使用寿命，实现LED照明驱动的智能化与微型化。
📄 2017107193988
📂 H05B33_08
👤 浙江工业大学
📅 2017-08-21
一种基于评分机制的敏感性电路单元度量方法，首先，构造满足均匀非伯努利序列分布特点的输入向量样本集；接着，利用生成的满足均匀非伯努利序列的二进制序列，对敏感性电路单元实施抽样；然后，利用SCA方法计算给定输入向量与敏感性电路单元组合样本所对应的敏感性；最后，将所得结果按所设计规则进行排序并输出敏感性单元的排序。本发明的结果有利于电路结构设计人员更方便、明确地对敏感单元进行加固，以便以更低成本地提升电路整体可靠性。
📄 2019103027634
📂 G06F30_33
👤 浙江工业大学
📅 2019-04-16
一种面向多输入向量的关键性电路单元定位方法，首先，读取并解析电路子网表，并对相关量进行初始化；其次，通过随机性策略构建了各电路单元关键性权重的初始化方法；接着，基于梯度进化策略设计了面向多输入向量的且具备自适应收敛性的电路单元关键性权重计算方法；然后，结合该方法的自适应收敛性特点，并依据权重的大小关系，给出了电路结构中各电路单元的关键性次序。本发明在保证有较高定位准确性的同时还有较快的计算速度。
📄 2018112994764
📂 G06F30_39
👤 浙江工业大学
📅 2018-11-02
基于BDJ的可数字化波长检测集成电路，由光电流提取电路一、光电流提取电路二、电流支路选择电路、电流输出放大电路、电流电压转换电路、电压比较电路一、电压比较电路二、SR锁存器；掩埋CMOS双PN结光电二极管包含2个不同深度位置的PN结，且两PN结共用一个N结，即由浅PN结二极管D1和深PN结二极管D2组成，D1与D2共阴极连接；其中，深PN结D2阳极接地，输出光电流I2，浅PN结D1阳极输出光电流I1，D1与D2阴极输出两个PN结的光电流之和I1+I2；光电流提取电路一的输入端1a与浅PN结D1阳极相连，输出端与电流支路选择电路的第一输入端相连。
📄 2017102273312
📂 G01J1_44
👤 浙江工业大学
📅 2017-04-10
一种面向门级电路的精确快速敏感性单元定位方法，所述方法包括以下步骤：步骤1：解析网表，相关量初始化并生成满足均匀非伯努利序列分布特点的输入向量；步骤2：利用剪枝技术生成敏感性电路单元集合；步骤3：基于基准化分析策略，对Sensitive_set中的敏感性电路单元实施定位。本发明通过引入剪枝技术，极大地缩小了问题的求解空间，使加快了问题的求解速度；再基于所构建的基准化分析方法，实现了多输入向量下敏感性电路单元的快速有效定位；该发明在保证计算精度的前提下，大幅降低了问题求解的时间开销。
📄 2019104552969
📂 G06F30_398
👤 浙江工业大学
📅 2019-05-29
一种面向电路结构的快速有效关键性单元定位方法，首先，对网表进行解析及相关量的初始化；其次，基于反向递归搜索策略实现面向输入向量的非关键性电路单元的裁剪；然后，基于反馈策略与消散机制实现对电路单元关键性的量化；最后，按关键性值的大小实现对相应电路单元的排序并输出。本发明基于剪枝策略，利用SCA方法并结合正反馈策略提出了一种面向电路结构的关键性单元定位方法，它不仅有较高的定位精度，还有着较快的计算速度，可适用于大规模及超大规模电路关键性单元的有效定位。
📄 2019103679500
📂 G06F30_39
👤 浙江工业大学
📅 2019-05-05
本发明公开了一种CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法，将布尔代数系统进行扩展，得到扩展的布尔代数系统；由CMOS传输门逻辑电路建立相应的开关级信号流图模型，由此模型提取出该电路输出函数的等效信号流图模型，并由开关级信号流图模型结合扩展的布尔代数系统得到该电路的开关级函数表达式，从而得到CMOS传输门逻辑电路。本发明通过本方法设计的CMOS传输门逻辑电路，所需MOS管数目较少，而且所需连线数较少，可以降低功耗和节省芯片面积；且所设计的开关级CMOS传输门逻辑电路是全摆幅的，适用于低功耗CMOS电路的设计。
📄 2018111398824
📂 G06F30_39
👤 淮北师范大学
📅 2018-09-28
本发明涉及集尘电路技术领域，且公开了一种采用逻辑控制消除LCO震荡的DLDO电路，包括细调电路、粗调电路、窗口比较器、动态单限比较器与负载电路，所述窗口比较器的输入端与电路输出电压VOUT相连，所述窗口比较器的输出端与细调电路的输入端相连，所述单限比较器的输入端与电路输出电压VOUT相连，所述单限比较器的输出端与细调电路的输入端相连，所述细调电路包括稳定状态检测、双向移位寄存器组与小尺寸PMOS阵列。该采用逻辑控制消除LCO震荡的DLDO电路，采用动态比较器技术，有效避免了比较器输出信号的非期望翻转，同时降低了比较器的功耗，并通过使用粗调电路与细调电路相结合的技术，提升瞬态响应速度的同时降低了输出电压的误差。
📄 2022113708056
📂 G05F1_56
👤 广州大学
📅 2022-11-03
本发明公开了基于RISC‑V架构利用有用偏差的新型时钟树自适应优化方法，在S1，布图；S2，布局；S3，时钟树综合后，进行S10，寄存器到寄存器之间的时序路径优化；在S4，布线后，进行S20，寄存器到存储器之间的时序路径优化。本发明通过自适应迭代，不需要繁琐的算法，解决了EDA工具本身auto useful skew的不足，而且最大限度地修复了时序问题，同时采用合并延迟单元的方法，实现了芯片设计的高性能和低功耗的双赢效果。
📄 2024114002951
📂 G06F30_396
👤 杭州电子科技大学
📅 2024-10-09
柿子坊 · 知识产权运营
柿子坊知识产权运营平台