本发明公开了一种氧化镓pn异质结二极管，由下至上为阴极欧姆电极、Ga2O3衬底区、Ga2O3漂移区、双层NiOX P型结终端扩展区、阳极欧姆电极，还包括位于所述双层NiOX P型结终端扩展区和阳极欧姆电极上表面的钝化层；其中，所述双层NiOX P型结终端扩展区由下至上包括第一层轻掺杂NiOX P型结终端扩展区和第二层重掺杂NiOX P型结终端扩展区，所述第二层重掺杂NiOX P型结终端扩展区的宽度与所述阳极欧姆电极宽度一致，所述第一层轻掺杂NiOX P型结终端扩展区的超出所述阳极欧姆电极的部分设置有单级台阶终端或者双级台阶终端。本发明的氧化镓pn异质结二极管具有超高耐压高功率品质等优势。
📄 2023103468489
📂 H01L29_06
👤 重庆理工大学
📅 2023-04-03
本申请提供一种外延晶片、外延晶片制造方法、二极管及整流器，其中，外延晶片中包括Si基底层；形成于所述Si基底层的绝缘层；形成于所述绝缘层远离所述Si基底层的一面的氮化物半导体层；其中，所述绝缘层的厚度构造成在正向偏置电压下，该绝缘层可以允许电子和空穴通过量子隧穿从该绝缘层一侧穿至另一侧与相应的空穴和电子复合，从而允许正向电流流动。在反向偏向下，该绝缘层可以阻碍自由电子和空穴的形成，从而阻塞反向电流。如此，使外延晶片具有了仅允许电流单向通过的特性，可以被制作成如二极管等于整流器件。
📄 2019108499970
📂 H01L29_06
👤 华南师范大学
📅 2019-09-02
本发明公开了一种大面积量子点及其阵列制造方法。首先，在衬底缓冲层之上沉积一层薄的电介质层，采用软紫外纳米压印和刻蚀工艺在电介质层上制作出纳米孔图形阵列；然后，以制备的图形化衬底为模板，使用选择性外延生长工艺，在图形窗口区域纳米孔内生长种子层量子点，去除电介质层，得到种子层；在种子层之上生长隔离层，在隔离层之上垂直堆积生长量子点，获得大面积完美量子点及其阵列。该方法充分结合并利用具有电介质层的图形化衬底、选择性外延生长和垂直堆积生长工艺的优势。实现大小和形状高度均匀、成核位置精确控制、长程有序、光学特性好以及无缺陷的大面积完美量子点的制造，具有成本低、生产效率高、适合规模化生产的优点。
📄 201110271043X
📂 H01L29_06
👤 青岛理工大学
📅 2011-09-14
本发明公开了一种场限环-负斜角复合终端结构，将芯片的中央区域作为有源区，将有源区外围区域作为终端区，有源区和终端区共同的n-衬底下方设置有n型场阻止层，在n型场阻止层下方设置有p+阳极区及阳极；有源区中，n-基区中设置有多个并联的单元，每个单元内与n-基区相邻的是波状p基区，p基区上面为p+基区，p+基区中央设置有一个阴极n+发射区，每个n+发射区上方设有阴极；p+基区上方设有门极，并且整个门极环绕在所包围的阴极n+发射区的周围；在终端区的n-衬底内，在主结外侧设了至少一个p型场限环，并在场限环上面有一个负斜角，斜面上覆有钝化层。本发明的场限环-负斜角复合终端结构具有更好的高温稳定性。
📄 2013106959436
📂 H01L29_06
👤 西安理工大学
📅 2013-12-17
本发明公开了一种基于SOI工艺的漏源区介质/PN结隔离前栅P/N-MOSFET射频开关超低损耗器件，将SOIP(N)-MOSFET器件源漏区进行改造，在源和漏区制造PN结或者介质电容，源区结深较深，漏区中间植入N（P）型掺杂或者介质，形成PN结或介质电容，形成对在漏极施加直流电压的隔离，通过体、背栅偏置设置、通过体、背栅偏置设置、使得背栅MOSFET沟道进入导通状态，前栅P(N)-MOSFET漏区交流信号会耦合到背栅MOSFET上，由于背栅MOSFET工作于导通状态，该结构对前栅MOSFET开态下的阻抗形成调整、使前栅MOSFET作为开关开态应用下的射频损耗降低；当器件自热效应产生、导致背栅MOSFET形成负阻抗时，当背栅MOSFET工作于放大状态时，前栅耦合信号可直接得到放大，并补偿前栅开态下的能量损耗，形成超低、零损耗射频开关。
📄 2013107511380
📂 H01L29_06
👤 杭州电子科技大学
📅 2013-12-30
本发明公开了一种抗总剂量辐射加固的Z栅MOS晶体管，其源区、漏区和栅极分布在一个有源区之内；所述栅极呈字母“Z”字形且将有源区分隔成源区和漏区；所述源区和漏区之间没有相交区域且被“Z”字形栅极半包围；栅极下是栅氧化层结构，且栅氧化层厚度小于12nm。本发明的结构通过引入额外的Z形栅，使得场氧结构仅与有源区中的漏区或者源区之一相邻，无法形成完整的电流路径，因而消除了边缘寄生漏电路径，实现了抗总剂量辐射加固的目的。本发明的结构在有效消除由总剂量效应引起的寄生漏电的同时，与传统加固结构相比，能实现更小的宽长比MOS晶体管，且栅电容更小，驱动电流更大，占版图面积更小。
📄 2016110945800
📂 H01L29_06
👤 杭州电子科技大学
📅 2016-12-02
本发明公开了一种横向变掺杂-结终端延伸复合终端结构，以GCT为例，终端区和有源区有共同的n-衬底及其下方的n型FS层、p+阳极区及阳极电极；在有源区主结的外侧，依次设置有一个电阻区、一个横向变掺杂区和一个结终端延伸区，且该横向变掺杂区与结终端延伸区相互交叠，终端区表面覆盖有两层钝化膜；该电阻区将主结和该复合终端区连接为一体。本发明还公开了该种横向变掺杂-结终端延伸复合终端结构的制造方法。本发明的复合终端结构，不仅可获得约91％的耐压效率，高温漏电流小、终端稳定性高，而且制作工艺与有源区完全兼容，不会增加器件制备过程中的工艺难度和成本，不论是方形芯片还是圆形芯片的深结器件均适用。
📄 2018103802680
📂 H01L29_06
👤 西安理工大学
📅 2018-04-25
本发明公开了一种抗总剂量辐射效应的SOI LDMOS器件加固结构。本发明通过外延方法在埋氧层2的界面生长一层薄的N‑扩展层，该N‑扩展层可吸取因辐照在埋氧层引入固定正电荷镜像产生的电子；通过离子注入方法在浅槽隔离氧化层的下表面的拐角附近形成一个P保护区，该P保护区能够降低浅槽隔离拐角附近体硅内部电场峰值，从而提高器件的横向击穿电压；通过高能离子注入方法在漂移区形成一个P‑柱区15，该P‑柱区能够起到电导调制作用，在同一耐压条件下可以提高漂移区浓度对击穿电压的变化窗口。本发明在相同耐压条件下不但降低了比导通电阻，还可以大幅度提高器件的抗总剂量性能，从而保证SOI LDMOS器件在空间辐射环境中长时间稳定工作。
📄 2022102475809
📂 H01L29_06
👤 杭州电子科技大学
📅 2022-03-14
本发明公开了一种InP PHEMT外延结构及其制备方法，所述外延结构包括由下至上依次层叠设置的InP衬底、递变缓冲层、沟道层、隔离层、Si平面掺杂层、势垒层、刻蚀停止层、第一接触层和第二接触层，所述递变缓冲层的材料为InxA11‑xAs，其中，x自所述递变缓冲层的下端至上端由0.52至0.8依次连续递增，所述沟道层的材料为InyGa1‑yAs，0.8≤y≤1。由于递变缓冲层中的In组分连续递变，增大了虚拟衬底的晶格常数且晶格常数缓慢变大，有利于生长高质量高In组分的沟道层，提到了InP PHEMT外延结构二维电子气的电子迁移率。
📄 2021100156306
📂 H01L29_06
👤 湖北文理学院
📅 2021-01-06
本申请属于半导体集成电路技术领域，特别是涉及一种双极结型晶体管及其制备方法。现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种双极结型晶体管，在第一方向上，包括依次设置的n型Si衬底、p+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体n型基区、SiC应变外延层和P型集电区，第一方向为由衬底指向P型集电区的方向；鳍型半导体n型基区上设置有P型集电区；SiO2层上设置有发射极接触，SiC应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiC应变外延层对鳍型半导体n型基区和P型集电区同时施加单轴压应力，空穴迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。
📄 2021111132038
📂 H01L29_06
👤 燕山大学
📅 2021-09-23
本发明提供了一种基于绝缘体上硅（SOI）使用到阳极弱反型层的新型横向绝缘栅双极晶体管（AWIL‑LIGBT）及其制备方法，采用阳极弱反型结构用来消除负阻效应。相对于常规SA‑LIGBT，本发明阳极多了一个栅板，还有一个P体区2，介于反型所形成的高电阻，阳极P+中的空穴可以更快的注入漂移区，从而消除负阻效应。对比普通SA‑LIGBT，本发明在关断速度不变同时击穿电压提升的情况下，消除了阳极短路LIGBT(SA‑LIGBT)在导通过程中会出现的负阻效应。
📄 201710096610X
📂 H01L29_06
👤 南京邮电大学
📅 2017-02-22
本实用新型公开了一种FRD芯片，包括阴极金属，阴极金属上设置有N+阴极层，N+阴极层上设置有N型基片，N型基片上设置有N‑外延层，N‑外延层上设置有I基片，I基片上设置有P基片，N‑外延层上设置有氧化层，氧化层上设置有与P基片接触的阳极金属。能够保证整个芯片的性能稳定，同时，提高运行速度，降低了集电极电阻，且使得芯片能承受更高的反向工作电压。
📄 2020229643128
📂 H01L29_06
👤 张家港意发功率半导体有限公司
📅 2020-12-11
已申报项目
柿子坊 · 知识产权运营
柿子坊知识产权运营平台