本实用新型涉及开关电源技术领域，具体为一种用于开关电源的碳化硅二极管组件。所述二极管组件包括有二极管外壳、第一侧边散热片、第二侧边散热片、散热孔与凹陷槽，其中第一侧边散热片均匀固定在二极管外壳的一侧，所述第二侧边散热片均匀固定在二极管外壳的另一侧，其中散热孔均匀开设在二极管外壳布置第一侧边散热片的一侧，所述凹陷槽开设在第一侧边散热片上。借助两个侧边散热片以及一侧的散热孔，使得二极管可以进行散热，避免高温在二极管内部形成破坏，可以通过不同二极管外壳上的第一侧边散热片与第二侧边散热片之间的相互错开接触，使得嵌入防松杆通过形变支杆嵌入在凹陷槽的内部，实现多个二极管之间卡合，便于二极管的运输。
📄 2022221114977
📂 H01L23_367
👤 深圳市嘉睿智能电源技术有限公司
📅 2022-08-11
本发明公开了一种氧化镍/氧化镓异质结二极管及制备方法，包括位于底部的阴极电极和位于顶部的阳极电极，以及位于阴极电极和阳极电极之间的半导体层，所述半导体层由底部至顶部包括n型高掺Ga2O3衬底层、n型低掺Ga2O3外延层以及p型NiO高掺层，其特征在于：所述半导体层的圆形外壁具有70～85°的正斜面，所述n型低掺Ga2O3外延层厚度为20μm以上。
📄 2022115088039
📂 H01L29_861
👤 重庆理工大学
📅 2022-11-28
本发明涉及一种梳状栅纵向沟道SOI？LDMOS单元。常规SOI？LDMOS导通沟道宽度小，通态电流小，通态线性电阻大，输出电流能力弱。本发明包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、横向梳状纵向栅、横向梳状纵向栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本发明由于将集成纵向沟道SOI？LDMOS的栅改进为横向梳状纵向栅结构，增加了器件导通态的比沟道宽度，一方面减小了器件沟道电阻，增大了通态电子流注入，凭借电导调制效应减小漂移区通态电阻，从而降低通态压降和功耗；另一方面则提高了器件的输出电流能力。
📄 2014100053776
📂 H01L29_78
👤 杭州电子科技大学
📅 2014-01-02
本发明公开了一种数字式IGBT并联主动均流方法，具体按照以下步骤：步骤1、将两只IGBT的驱动电阻设置为三种不同阻值；步骤2、分别提取两只IGBT开通时的电压值；步骤3、将步骤2的电压值分别输入两个过零比较器中；步骤4、将步骤2的电压值分别输入两个幅值比较器中；步骤5、将步骤3的结果传输给CPLD，CPLD判定两只IGBT是否同时开通；步骤6、CPLD根据步骤5的判定，调整IGBT开通时间；步骤7、将步骤4结果传输给CPLD，CPLD判定开通电流上升斜率是否相同；步骤8、CPLD调整IGBT开通电流上升斜率；步骤9、重复执行步骤2～步骤8，直至两电流上升斜率相同。本发明能够有效改善IGBT并联均流效果、提高并联IGBT使用寿命。
📄 2016101329119
📂 H02M1_088
👤 西安理工大学
📅 2016-03-09
本发明公开了一种横向变掺杂-结终端延伸复合终端结构，以GCT为例，终端区和有源区有共同的n-衬底及其下方的n型FS层、p+阳极区及阳极电极；在有源区主结的外侧，依次设置有一个电阻区、一个横向变掺杂区和一个结终端延伸区，且该横向变掺杂区与结终端延伸区相互交叠，终端区表面覆盖有两层钝化膜；该电阻区将主结和该复合终端区连接为一体。本发明还公开了该种横向变掺杂-结终端延伸复合终端结构的制造方法。本发明的复合终端结构，不仅可获得约91％的耐压效率，高温漏电流小、终端稳定性高，而且制作工艺与有源区完全兼容，不会增加器件制备过程中的工艺难度和成本，不论是方形芯片还是圆形芯片的深结器件均适用。
📄 2018103802680
📂 H01L29_06
👤 西安理工大学
📅 2018-04-25
本发明公开了一种具有多种部分埋层的绝缘层上硅LDMOS晶体管。本发明衬底层上为全埋氧层；全埋氧层上为硅膜层；源区和硅体位于硅膜层一侧，且源区位于硅膜层顶部；漂移区、漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层位于硅膜层另一侧，且漏区位于硅膜层顶部；漏区、部分埋氧层、部分P型硅埋层和部分N型硅埋层之间的区域为漂移区；部分P型硅埋层位于部分埋氧层上面，部分埋氧层长度大于部分P型硅埋层长度；沟道由源区和漂移区之间的硅体提供；器件顶层包括栅氧化层、扩展氧化层、源电极、栅电极和漏电极；栅氧化层位于沟道上面；扩展氧化层位于漂移区上面；栅氧化层被栅电极全部覆盖。本发明的击穿电压和导通电阻性能更加优越。
📄 2018104105091
📂 H01L29_78
👤 杭州电子科技大学
📅 2018-05-02
本发明公开了一种适用于功率半导体器件的抗单粒子烧毁结构，包括外延层，所述外延层第一主面设有有源区和栅极结构，所述有源区和栅极结构上设有栅极金属层；所述外延层第二主面设有衬底层，所述衬底层上设有漏极金属层；所述有源区与所述衬底层之间的外延层形成漂移区；所述有源区设有纵向深沟槽，所述深沟槽内设有源极金属层；所述源极金属层底部设有P型区；本发明在器件关闭状态下由重离子引起的瞬态电流主要通过深沟槽电极进行泄放，大幅度降低作用于寄生BJT的瞬态电流，使寄生BJT难以导通，从而有效提高了功率半导体器件的抗SEB性能；而深沟槽电极的引入不会对器件沟道区及反向耐压区域产生任何影响，因此器件的基本电学特性不受任何影响。
📄 2019107864411
📂 H01L23_552
👤 杭州电子科技大学
📅 2019-08-23
本发明公开了一种具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管，p‑NiO层向上依次设置有n‑SiC缓冲层、n‑SiC漂移区，n‑SiC漂移区上镶嵌有p‑SiC阱区，p‑SiC阱区上镶嵌有p‑SiC欧姆接触区与n‑SiC发射区；n‑SiC漂移区、p‑SiC阱区、以及n‑SiC发射区上表面共同覆盖有栅绝缘介质薄膜及栅极；p‑SiC欧姆接触区、n‑SiC发射区上表面共同覆盖有发射极；栅极上方覆盖有绝缘钝化介质薄膜；发射极及绝缘钝化介质薄膜上表面共同覆盖有金属；p‑NiO层下端面覆盖有集电极。本发明的结构，使SiC n‑IGBT的正向导通性能更优，通态功耗更低。
📄 2019112417738
📂 H01L29_739
👤 西安理工大学
📅 2019-12-06
本发明提供了一种消除负阻效应的RC‑IGBT器件。该RC‑IGBT器件与传统器件相比，在N型集电区和P型集电区上方有混合交替排列的N型和P+型缓冲层，且最靠近N型集电区的P+柱边缘超过N型缓冲层。由于上述混合交替排列N型和P型的缓冲层对场截止区的多区段的隔离作用，电子或空穴需要爬过多个P型区域，增长了载流子运动路径，从而增大了RC‑IGBT器件在导通初期N型集电区上方电势差，使得该PN结更容易开启，器件更容易从单极导通转换为双极导通，进而抑制了RC‑IGBT器件在导通初期所产生的Snapback效应。
📄 202010023986X
📂 H01L29_739
👤 杭州电子科技大学
📅 2020-01-09
本发明公开了一种提高SiC功率芯片键合线功率循环能力的方法，通过在SiC功率芯片表面形成具有若干金属图形的金属层，使得键合后键合点与芯片表面铝金属化形成三维连接结构，提升芯片功率循环能力。金属图形为条状，金属层厚度小于或等于键合线直径，金属图形之间的间距大于键合线直径。本发明在不改变键合工艺的情况下提升了键合线功率循环能力，提高器件使用寿命。
📄 2020105845870
📂 H01L21_48
👤 西安理工大学
📅 2020-06-24
本实用新型公开了一种内绝缘功率半导体分立器件的处理结构，涉及半导体分立器件技术领域。本实用新型包括绝缘套和基板，绝缘套包括支撑绝缘层，支撑绝缘层顶部开设有凹槽，凹槽内壁固定连接有芯片，芯片底部固定连接有若干个引脚，支撑绝缘层顶部靠近芯片四周固定连接有若干个绝缘柱，绝缘柱为中空结构设置，若干个绝缘柱顶部固定连接有覆盖绝缘层。通过设置绝缘套，具体是凹槽形成物理支撑与电气隔离的双重界面，绝缘柱避免固体绝缘材料界面的电荷积累，顶部覆盖绝缘层形成密封，构成立体绝缘空间，解决了现有内绝缘功率半导体分立器件的处理结构普遍采用平面单层绝缘层设计，容易电场分布不均导致局部放电风险的问题。
📄 2025214167719
📂 H10W76_18
👤 华索(苏州)科技有限公司
📅 2025-07-08
本发明提供了一种功率元件的保护器件及其制作方法，涉及半导体器件技术领域，首先，提供N型衬底，在N型衬底内形成第一氧化硅层，刻蚀去除第一氧化硅层的底部；其次，依次形成第一P型外延层、N型外延层和第二P型外延层，在第一P型外延层的下表面形成氧化硅底层；再次，在第一P型外延层、N型外延层和第二P型外延层内凹槽的侧壁形成第二氧化硅层；然后，形成第三氧化硅层及金属层，形成第一电极和第二电极；最后，表面形成氧化硅钝化层。该技术方案通过采用埋层工艺实现了TVS的集成，提高了器件抗浪涌能力，减小了器件的面积，实现了高端IC的小尺寸封装，缓解了现有技术存在的抗浪涌能力低、器件面积大的技术问题。
📄 2018102575317
📂 H01L21_82
👤 南京恒众信息科技有限公司
📅 2018-03-27
柿子坊 · 知识产权运营
柿子坊知识产权运营平台