本发明涉及一种具有双侧面超结槽栅LDMOS器件，属于半导体技术领域。该器件由双侧面超结槽栅区和LDMOS导电区组成，利用二氧化硅隔离层将双侧面超结槽栅区和LDMOS导电区分离，双侧面超结槽栅区由槽栅P+接触区、P型辅助耗尽区、漏极N‑buffer区、漏极N+区、漏极P+区组成，LDMOS导电区由源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明在传统LDMOS器件结构上，使用双侧面超结槽栅技术，在保证获得较高的击穿电压下，能够大幅降低器件的比导通电阻和增大器件的跨导，最终提高器件的Baliga优值FOM，并打破了硅极限。
📄 2021111392001
📂 H10D30_65
👤 重庆邮电大学
📅 2021-09-26
本发明提出一种集成表面和体内反并联二极管的LIGBT器件，属于功率半导体技术领域。本发明的LIGBT器件集成了表面和体内双二极管，其中P+表面层为阳极，P型浮空层为漂移区，N‑隔离区为漂移区，N+表面层为阴极，构成表面二极管结构；P+表面层为阳极，P‑top区域为漂移区，N型漂移区和N‑隔离区为漂移区，N+表面层为阴极，构成体内二极管结构。该器件正向导通时，空穴可以通过体内二极管抽取，降低了器件的饱和电流密度，增强了器件的短路安全工作特性；反向导通时，体内和表面二极管同时承担反向电流；在关断时刻，体内二极管抽取存储的载流子，减小关断时间和关断损耗。
📄 2021115063906
📂 H01L29_739
👤 重庆邮电大学
📅 2021-12-10
本发明涉及一种集成四种MOSFET的RC‑LIGBT器件，属于半导体技术领域。该器件包括阴极P+区、阴极N+区、阴极P‑well区、漂移区、埋氧层、衬底、阳极P+区、阳极P‑well区、阳极N‑buffer区、普通MOS金属栅极、普通MOS栅极氧化层、阳极N+区、阳极浮空N+区、沟道MOS金属栅极、阳极辅助MOS金属栅极、阳极浮空MOS金属栅极、沟道MOS栅极氧化层、阳极辅助MOS栅极氧化层和阳极浮空MOS栅极氧化层。本发明改善了器件的反向恢复性能和反向导通性能。
📄 2022105063124
📂 H10D84_60
👤 重庆邮电大学
📅 2022-05-10
本发明涉及一种具有屏蔽效应的超结P柱和N‑沟道的4H‑SiC基VDMOS器件，属于半导体技术领域。该器件包括P+多晶硅漏极、N+衬底区、P柱屏蔽区、N柱区、P‑电场终止区、二氧化硅隔离层、P+多晶硅栅电极、P+多晶硅源电极Ⅰ、P+多晶硅源电极Ⅱ、N‑沟道区和N+源区；其中P+多晶硅漏电极、N+衬底区、N柱区、P+多晶硅源电极Ⅱ、N‑沟道区和N+源区组成器件的导电区；N柱区和P‑电场终止区组成器件的漂移区；P柱屏蔽区和N柱区组成器件的横向超结。本发明在传统4H‑SiC基VDMOS器件基础上，在垂直漂移区引入超结结构、整体非对称结构以及N‑沟道区，提高了器件的击穿电压，大幅降低了米勒电容和反馈电容，提升了器件的动态性能，降低了沟道电阻和比导通电阻。
📄 2022105062653
📂 H10D62_10
👤 重庆邮电大学
📅 2022-05-10
本发明涉及一种集成双自偏置MOS低关断损耗的RC‑LIGBT器件，属于半导体技术领域。本发明的LIGBT器件，具有以下结构及性能特征：(1)反向导通MOS与低关断损耗MOS均包含N‑base﹑P‑base和N+集电极，金属栅极通过多晶硅层分别与N‑base和N+集电极短接，无需额外栅信号控制。(2)正向导通时，无负阻效应；反向导通时，当VGS,RC>VTH,反向导通MOS自动开启，器件实现反向导通；在关断时刻，器件满足VGS,FC>VTH，低关断损耗MOS开启，电子可以通过低关断损耗MOS抽取，减小了关断时间，降低了关断损耗。
📄 2022105177619
📂 H01L27_07
👤 重庆邮电大学
📅 2022-05-12
本发明涉及一种集成自偏置PMOS的低功耗LIGBT器件，属于半导体技术领域。该器件包括衬底、埋氧层、漂移区、P型埋层、普通MOS区、自偏置PMOS区以及阳极区。衬底、埋氧层、漂移区自下而上依次设置，P型埋层设置在漂移区内，被漂移区完全包裹。普通MOS区与自偏置PMOS区相邻，阳极区位于器件的右上侧。本发明通过集成自偏置PMOS区域能够在阳极电压增加时，降低器件的饱和电流；在器件关断时降低器件的关断损耗；在短路工作时提高器件的短路工作特性。
📄 2022113184775
📂 H10D12_00
👤 重庆邮电大学
📅 2022-10-26
本发明涉及一种集成辅助耗尽栅的低功耗RC‑IGBT器件，属于半导体技术领域。该器件集成的辅助耗尽栅由栅极氧化层、多晶硅栅极组成，其特点在于辅助耗尽栅与主栅短接在一起，对其施加电压可以耗尽漂移区P柱形成自适应的电阻。本发明的突出优势主要有两点。第一，正向导通功耗降相比于传统SJ‑IGBT器件低了21％。第二，关断损耗相比传统RC‑IGBT器件降低了53％，大幅改善了器件的关断损耗与通态压降之间的折中关系。
📄 2022113923813
📂 H01L29_06
👤 重庆邮电大学
📅 2022-11-08
本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。
📄 202310562730X
📂 H01L29_739
👤 重庆邮电大学
📅 2023-05-18
本发明涉及一种具有低电阻与密勒电容的新型非对称沟槽SiC MOSFET器件，属于半导体器件技术领域。该器件包括：衬底；形成于衬底一表面的漂移区；形成于漂移区表面的N‑CSL；形成于N‑CSL表面一侧的低势垒二极管；形成于N‑CSL表面另一侧的第二P‑well；形成于低势垒二极管表面且位于低势垒二极管两侧的沟槽栅和辅助沟槽栅；形成于N‑CSL表面且位于第二P‑well和沟槽栅之间的P‑base；形成于P‑base表面且位于第二P‑well和沟槽栅之间的源极N+区；形成于器件顶部的源极电极；形成于衬底另一表面的漏极电极。本发明可降低器件的比导通电阻，降低器件的密勒电容和栅极电荷，提高器件开关速度。
📄 2024116079572
📂 H10D30_66
👤 重庆邮电大学
📅 2024-11-12
本发明涉及一种引入深沟槽和自偏置PMOS的SOI‑LIGBT器件，属于半导体器件技术领域。该器件包括阴极P+区、阴极P‑well区、阴极N+区、漂移区、P‑buried区、阳极N‑buffer区、阳极P+区、主栅氧化层、多晶硅主栅、深沟槽氧化层、深沟槽氧化层、多晶硅辅助栅、二氧化硅埋氧层、衬底。该器件在阴极集成自偏置PMOS，在关断中提供过剩载流子的抽取通道提高该类器件在运用过程中的工作频率，并且在器件正向导通的时候降低饱和电流，增大器件的短路安全工作时间，提高了器件的可靠性和安全性；并且阴极集成的PMOS不需要额外的电路来控制，增加了该器件在实际运用过程中的可行性，降低了驱动电路的设计难度。
📄 2024116534411
📂 H10D86_00
👤 重庆邮电大学
📅 2024-11-19
本发明涉及一种集成双自偏置MOS的SiC MOSFET器件，属于半导体技术领域。该器件结构上呈现对称状态，包括主MOS、自偏置PMOS和自偏置NMOS，其中，在主MOS的两侧均集成有自偏置PMOS和自偏置NMOS。本发明通过集成自偏置PMOS实现了在正向导通时，自偏置PMOS关断，P‑well区域的浮空，降低了器件的导通电阻；在阻断情况下，自偏置PMOS实现导通，对P‑well区域实现了钳位，相比完全浮空器件有效地保护了器件的栅氧化层。通过集成自偏置NMOS实现了第三象限的续流功能，且该条件下，P‑well处于浮空状态，体二极管不可能被导通，完全避免了双极退化效应。
📄 2025103480210
📂 H10D30_66
👤 重庆邮电大学
📅 2025-03-24
本发明公开了一种氧化镍/氧化镓异质结二极管及制备方法，包括位于底部的阴极电极和位于顶部的阳极电极，以及位于阴极电极和阳极电极之间的半导体层，所述半导体层由底部至顶部包括n型高掺Ga2O3衬底层、n型低掺Ga2O3外延层以及p型NiO高掺层，其特征在于：所述半导体层的圆形外壁具有70～85°的正斜面，所述n型低掺Ga2O3外延层厚度为20μm以上。
📄 2022115088039
📂 H01L29_861
👤 重庆理工大学
📅 2022-11-28
柿子坊 · 知识产权运营
柿子坊知识产权运营平台