本发明公开一种大电流绝缘体上硅横向绝缘栅双极型晶体管，属于半导体集成电路技术领域，包括NMOS管A、自偏置PMOS管B、NMOS管C，NMOS管A的N+漏区与NMOS管C的N+源区通过金属互连，NMOS管A的N+源区与PMOS管B的P+漏区相连，二者通过金属短接作为本发明器件的阴极，与上述阴极金属相连的多晶硅作为PMOS管B的栅极，传统硅横向绝缘栅双极型晶体管的阳极作为本发明器件的阳极，本发明与现有技术的绝缘体上硅横向绝缘栅双极型晶体管相比，在相等的导通压降情况下，具有更大的电流密度，更小的导通损耗和芯片面积，解决了现有技术中出现的问题。
📄 2019112204731
📂 H01L29_739
👤 济宁学院
📅 2019-12-03
本发明公开了一种具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管，p‑NiO层向上依次设置有n‑SiC缓冲层、n‑SiC漂移区，n‑SiC漂移区上镶嵌有p‑SiC阱区，p‑SiC阱区上镶嵌有p‑SiC欧姆接触区与n‑SiC发射区；n‑SiC漂移区、p‑SiC阱区、以及n‑SiC发射区上表面共同覆盖有栅绝缘介质薄膜及栅极；p‑SiC欧姆接触区、n‑SiC发射区上表面共同覆盖有发射极；栅极上方覆盖有绝缘钝化介质薄膜；发射极及绝缘钝化介质薄膜上表面共同覆盖有金属；p‑NiO层下端面覆盖有集电极。本发明的结构，使SiC n‑IGBT的正向导通性能更优，通态功耗更低。
📄 2019112417738
📂 H01L29_739
👤 西安理工大学
📅 2019-12-06
本发明提供了一种消除负阻效应的RC‑IGBT器件。该RC‑IGBT器件与传统器件相比，在N型集电区和P型集电区上方有混合交替排列的N型和P+型缓冲层，且最靠近N型集电区的P+柱边缘超过N型缓冲层。由于上述混合交替排列N型和P型的缓冲层对场截止区的多区段的隔离作用，电子或空穴需要爬过多个P型区域，增长了载流子运动路径，从而增大了RC‑IGBT器件在导通初期N型集电区上方电势差，使得该PN结更容易开启，器件更容易从单极导通转换为双极导通，进而抑制了RC‑IGBT器件在导通初期所产生的Snapback效应。
📄 202010023986X
📂 H01L29_739
👤 杭州电子科技大学
📅 2020-01-09
本发明公开了一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法，在SOI结构两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变Si1‑xGex基区和Si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延Si1‑yGey层；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶SiGe作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。本发明能够提高器件的高频特性，由于采用了SOI结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。
📄 2018104372340
📂 H01L29_737
👤 燕山大学
📅 2018-05-09
一种全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法，在N‑Si衬底两端形成STI隔离区；掺杂As形成N+亚集电区；在衬底表面淀积绝缘介质；外延一层本征单晶硅层作为集电区；非选择性外延Si缓冲层、掺C的Si1‑xGex层、Si帽层；在Si帽层上面依次淀积氧化层‑氮化层‑氧化层；选择性注入集电极；生长发射极内侧墙；淀积多晶硅发射极；生长发射极外侧墙；在非选择性外延层结构的两端采用嵌入式SiGe技术选择性外延Si1‑yGey层；采用发射极作掩膜淀积抬升的多晶硅非本征基区；刻蚀以定义基极和发射极的位置；淀积硅化物形成发射极、基极和集电极接触。本发明提高载流子的迁移率，提高器件工作速和集电区击穿电压，降低有源区的沟道宽度，缩小器件横向尺寸，抑制电流集边效应。
📄 2018104375616
📂 H01L29_737
👤 燕山大学
📅 2018-05-09
本发明提供一种高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法。InGaP材料具备InP材料高的载流子迁移率和GaP材料宽的禁带宽度特性，因此本发明利用InGaP作为集电区，可以同时提高器件的频率和功率特性，使得该器件可以实现太赫兹频段芯片的系统集成，进一步的本发明利用“能带工程”的优势，采用In1-xGaxP(x＝0～1)作为SiGe-HBT的集电区材料，适当的选择In和Ga的组分摩尔比x，使得其和亚集电区材料SiGe具有相同的晶格常数，可以有效地提高InGaP和SiGe材料的界面特性。
📄 2019111412436
📂 H01L29_737
👤 燕山大学
📅 2019-11-20
本发明提供一种异质结双极晶体管及其制备方法。本发明的异质结双极晶体管由于发射区和基区具有相同的物理结构，有效的降低了发射区和基区之间的寄生效应，提高了器件的频率特性；发射区宽度90纳米，有效降低了基区的本征电阻；集电区两侧采用嵌入式SiGe结构，在双轴应变的同时引入了单轴应变，将有效的降低载流子在集电区的传输时间，该结构同时减小了有效集电区宽度，降低了集电结电容，进一步提高了器件的频率特性；适当的选择Si帽层的厚度，可以有效降低界面处载流子的堆积，提高器件的增益；同时该双极晶体管的制备方法完全可以和90纳米的CMOS工艺兼容，有效的降低了器件的开发和制作成本。
📄 2020102153524
📂 H01L29_737
👤 燕山大学
📅 2020-03-24
本发明公开了一种复合应变Si/SiGe异质结双极晶体管大信号等效电路模型，属于半导体集成电路技术领域，包括本征NPN晶体管单元，寄生衬底PNP晶体管单元，衬底匹配网络单元，BC寄生等效电路单元，BE寄生等效电路单元，以及发射区、基区和集电区寄生等效电阻。本发明能精确反映异质结双极晶体管器件物理本质，准确的模拟器件特性，且参数少、提取过程简单，同时可以将所建立的等效电路模型嵌入仿真软件，适用于模拟高频集成电路仿真设计。
📄 2020102190805
📂 H01L29_737
👤 燕山大学
📅 2020-03-25
本发明公开了一种复合应变Si/SiGe异质结双极晶体管大信号等效电路模型，属于半导体集成电路技术领域，包括本征NPN晶体管单元，寄生衬底PNP晶体管单元，衬底匹配网络单元，BC寄生等效电路单元，BE寄生等效电路单元，以及发射区、基区和集电区寄生等效电阻。本发明能精确反映异质结双极晶体管器件物理本质，准确的模拟器件特性，且参数少、提取过程简单，同时可以将所建立的等效电路模型嵌入仿真软件，适用于模拟高频集成电路仿真设计。
📄 2020102190805
📂 H01L29_737
👤 燕山大学
📅 2020-03-25
本发明公开了一种逆导双极型晶体管，属于半导体器件技术领域，本发明相比于传统逆导IGBT结构，在集电极侧设置了集电极侧部分超结结构和集电极短路沟槽结构，同时移除了N‑缓冲层结构。在反向导通状态下，集电极侧部分超结的横向耗尽使得P‑柱发生穿通效应，触发NPNP晶闸管开启以实现逆导。在正向导通下，集电极侧部分超结横向扩散形成电势势垒层、集电极短路沟槽结构作为介质阻挡层，二者共同作用使得电子存储在P‑集电区/N‑柱结附近，直至该PN结导通，极大抑制了snapback现象。同时，本发明有效地利用了P‑集电区的面积，获得了导通压降的降低。本发明的有益效果为，在不明显影响器件其他性能的前提下，有效地抑制了snapback现象，且获得了低功率损耗。
📄 2018112730747
📂 H01L29_739
👤 广州工商学院
📅 2018-10-30
本发明涉及功率半导体技术，特别涉及一种超结逆导型栅控双极型器件。与传统超结IGBT相比，本发明器件采用介质隔离层将器件沿超结的纵向分界线分为两部分，第一漂移区一侧正向导通时不参与导电，反向导通时作为二极管起续流作用。第二漂移区一侧，正向导通时为双极导电，内部发生电导调制效应，因此器件导通压降较低，而在反向导通时不参与导电。本发明的有益成果：正向导通时为双极型导电，具有反向导通能力。
📄 2019113104779
📂 H01L29_739
👤 电子科技大学
📅 2019-12-18
本发明公开了一种具有二极管钳位载流子存储层的SOI LIGBT器件，通过将P型半导体基区分割成多个区域，并且在不同区域引入两个或三个串联二极管，使得器件在反向耐压时，P型电场屏蔽区电位升高至两个或三个二极管的导通压降后，二极管导通，P型电场屏蔽区的电位被钳位在两个或三个二极管导通压降附近，所以N型载流子存储区的电位被P型电场屏蔽区很好地屏蔽在很低的值，器件的耐压将主要由P型电场屏蔽区和表面耐压区构成的反偏二极管承受，从而彻底打破了击穿电压和N型载流子层浓度之间的矛盾关系。
📄 2019103165776
📂 H01L29_739
👤 电子科技大学
📅 2019-04-19
柿子坊 · 知识产权运营
柿子坊知识产权运营平台