本实用新型涉及稳压三极管技术领域，尤其为一种防水稳压三极管，包括三极管本体，所述三极管本体的引脚处安装有防水套管，所述防水套管的外壁安装有伸缩套管，所述防水套管的底部安装有密封圈，所述伸缩套管的底端安装有密封塞，所述密封塞的底部安装有连接板，所述连接板的底部中心处安装有拉环，所述伸缩套管的内壁且在防水套管的正面、背面以及两侧均安装有限位块，所述防水套管的外壁且在限位块对应位置处开设有限位槽，所述限位块的顶部和顶部均安装有磁石，通过设置三极管本体、防水套管以及伸缩套管，解决了目前三极管在使用时，三极管的引脚没有保护措施，外界的水汽容易腐蚀三极管的引脚，影响三极管的正常使用的问题。
📄 2021225876142
📂 H01L29_73
👤 桐庐瑶琳电子科技有限公司
📅 2021-10-26
已申报项目
本实用新型涉及稳压三极管技术领域，尤其为一种低压差大功率平面稳压三极管，包括三极管本体，所述三极管本体底部的右侧安装有均匀分布的三极管引脚，所述三极管本体基面的后侧安装有延伸板，所述三极管本体的背面安装有散热组件，所述三极管本体正面的左右两侧中间处对称开设有圆弧形缺口，所述延伸板的正面中间处开设有通孔，所述散热组件包括弧形防护架、散热贴板和散热支撑片，所述弧形防护架的内壁安装有散热贴板，所述弧形防护架的内壁并且与散热贴板之间安装有均匀分布的散热支撑片，所述弧形防护架的横向截面为圆弧形，所述散热贴板与散热支撑片均选用铜片制作而成，整体结构简单，便于使用，且稳定性和实用性较高。
📄 2021225875830
📂 H01L29_73
👤 桐庐瑶琳电子科技有限公司
📅 2021-10-26
已申报项目
本实用新型涉及三极管技术领域，尤其为一种插入式三极管，包括三极管本体，所述三极管本体的底部等距均匀开设有三个插槽，所述插槽的内部均设置有引脚柱，所述引脚柱的底部连接有底板，所述底板与三极管本体之间设置有限位板，所述底板与限位板之间设置有粘胶层，本实用新型通过引脚柱与插槽的插拔连接，实现三极管本体与引脚柱的分离，即在三极管安装过程中，仅需安装带有引脚柱的底板在电路板上，在利用限位板对其进行限位锁定，在通过插拔连接安装上三级管即可，不需要传统的焊接方式进行安装，节省了大量的时间和精力，并且安装和拆卸方便便捷，不破坏电路板原有结构。
📄 2021223980739
📂 H01L29_73
👤 桐庐瑶琳电子科技有限公司
📅 2021-09-30
已申报项目
本发明提出一种集成表面和体内反并联二极管的LIGBT器件，属于功率半导体技术领域。本发明的LIGBT器件集成了表面和体内双二极管，其中P+表面层为阳极，P型浮空层为漂移区，N‑隔离区为漂移区，N+表面层为阴极，构成表面二极管结构；P+表面层为阳极，P‑top区域为漂移区，N型漂移区和N‑隔离区为漂移区，N+表面层为阴极，构成体内二极管结构。该器件正向导通时，空穴可以通过体内二极管抽取，降低了器件的饱和电流密度，增强了器件的短路安全工作特性；反向导通时，体内和表面二极管同时承担反向电流；在关断时刻，体内二极管抽取存储的载流子，减小关断时间和关断损耗。
📄 2021115063906
📂 H01L29_739
👤 重庆邮电大学
📅 2021-12-10
本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。
📄 202310562730X
📂 H01L29_739
👤 重庆邮电大学
📅 2023-05-18
本发明公开一种大电流绝缘体上硅横向绝缘栅双极型晶体管，属于半导体集成电路技术领域，包括NMOS管A、自偏置PMOS管B、NMOS管C，NMOS管A的N+漏区与NMOS管C的N+源区通过金属互连，NMOS管A的N+源区与PMOS管B的P+漏区相连，二者通过金属短接作为本发明器件的阴极，与上述阴极金属相连的多晶硅作为PMOS管B的栅极，传统硅横向绝缘栅双极型晶体管的阳极作为本发明器件的阳极，本发明与现有技术的绝缘体上硅横向绝缘栅双极型晶体管相比，在相等的导通压降情况下，具有更大的电流密度，更小的导通损耗和芯片面积，解决了现有技术中出现的问题。
📄 2019112204731
📂 H01L29_739
👤 济宁学院
📅 2019-12-03
本发明公开了一种具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管，p‑NiO层向上依次设置有n‑SiC缓冲层、n‑SiC漂移区，n‑SiC漂移区上镶嵌有p‑SiC阱区，p‑SiC阱区上镶嵌有p‑SiC欧姆接触区与n‑SiC发射区；n‑SiC漂移区、p‑SiC阱区、以及n‑SiC发射区上表面共同覆盖有栅绝缘介质薄膜及栅极；p‑SiC欧姆接触区、n‑SiC发射区上表面共同覆盖有发射极；栅极上方覆盖有绝缘钝化介质薄膜；发射极及绝缘钝化介质薄膜上表面共同覆盖有金属；p‑NiO层下端面覆盖有集电极。本发明的结构，使SiC n‑IGBT的正向导通性能更优，通态功耗更低。
📄 2019112417738
📂 H01L29_739
👤 西安理工大学
📅 2019-12-06
本发明提供了一种消除负阻效应的RC‑IGBT器件。该RC‑IGBT器件与传统器件相比，在N型集电区和P型集电区上方有混合交替排列的N型和P+型缓冲层，且最靠近N型集电区的P+柱边缘超过N型缓冲层。由于上述混合交替排列N型和P型的缓冲层对场截止区的多区段的隔离作用，电子或空穴需要爬过多个P型区域，增长了载流子运动路径，从而增大了RC‑IGBT器件在导通初期N型集电区上方电势差，使得该PN结更容易开启，器件更容易从单极导通转换为双极导通，进而抑制了RC‑IGBT器件在导通初期所产生的Snapback效应。
📄 202010023986X
📂 H01L29_739
👤 杭州电子科技大学
📅 2020-01-09
本发明公开了一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法，在SOI结构两端形成STI隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变Si1‑xGex基区和Si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延Si1‑yGey层；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶SiGe作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。本发明能够提高器件的高频特性，由于采用了SOI结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。
📄 2018104372340
📂 H01L29_737
👤 燕山大学
📅 2018-05-09
一种全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法，在N‑Si衬底两端形成STI隔离区；掺杂As形成N+亚集电区；在衬底表面淀积绝缘介质；外延一层本征单晶硅层作为集电区；非选择性外延Si缓冲层、掺C的Si1‑xGex层、Si帽层；在Si帽层上面依次淀积氧化层‑氮化层‑氧化层；选择性注入集电极；生长发射极内侧墙；淀积多晶硅发射极；生长发射极外侧墙；在非选择性外延层结构的两端采用嵌入式SiGe技术选择性外延Si1‑yGey层；采用发射极作掩膜淀积抬升的多晶硅非本征基区；刻蚀以定义基极和发射极的位置；淀积硅化物形成发射极、基极和集电极接触。本发明提高载流子的迁移率，提高器件工作速和集电区击穿电压，降低有源区的沟道宽度，缩小器件横向尺寸，抑制电流集边效应。
📄 2018104375616
📂 H01L29_737
👤 燕山大学
📅 2018-05-09
本发明提供一种高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法。InGaP材料具备InP材料高的载流子迁移率和GaP材料宽的禁带宽度特性，因此本发明利用InGaP作为集电区，可以同时提高器件的频率和功率特性，使得该器件可以实现太赫兹频段芯片的系统集成，进一步的本发明利用“能带工程”的优势，采用In1-xGaxP(x＝0～1)作为SiGe-HBT的集电区材料，适当的选择In和Ga的组分摩尔比x，使得其和亚集电区材料SiGe具有相同的晶格常数，可以有效地提高InGaP和SiGe材料的界面特性。
📄 2019111412436
📂 H01L29_737
👤 燕山大学
📅 2019-11-20
本发明提供一种异质结双极晶体管及其制备方法。本发明的异质结双极晶体管由于发射区和基区具有相同的物理结构，有效的降低了发射区和基区之间的寄生效应，提高了器件的频率特性；发射区宽度90纳米，有效降低了基区的本征电阻；集电区两侧采用嵌入式SiGe结构，在双轴应变的同时引入了单轴应变，将有效的降低载流子在集电区的传输时间，该结构同时减小了有效集电区宽度，降低了集电结电容，进一步提高了器件的频率特性；适当的选择Si帽层的厚度，可以有效降低界面处载流子的堆积，提高器件的增益；同时该双极晶体管的制备方法完全可以和90纳米的CMOS工艺兼容，有效的降低了器件的开发和制作成本。
📄 2020102153524
📂 H01L29_737
👤 燕山大学
📅 2020-03-24
柿子坊 · 知识产权运营
柿子坊知识产权运营平台