本发明揭示了一种LIGBT型高压ESD保护器件，包括堆叠设置的衬底层及埋氧层，埋氧层上方覆盖有漂移层，漂移层的上端设有漏极阱与源极阱，漂移层的上端面覆盖设置有多晶硅栅极，漂移层的上端形成有掺杂区，掺杂区位于漏极阱与源极阱之间，漏极阱的上端形成有漏极重掺杂区，源极阱的上端分别形成有第一源极重掺杂区、第二源极重掺杂区以及第三源极重掺杂区，漂移层的上端面还覆盖有多个用于不同掺杂区域间隔离的场氧隔离区；漏极重掺杂区与漏极外接导线相连，掺杂区与第三源极重掺杂区导线相连，多晶硅栅极、第一源极重掺杂区以及第二源极重掺杂区导线相连接地。本发明能够显著降低器件的触发电压、提高维持电压，满足器件的ESD防护要求。
📄 2018109929897
📂 H01L27_02
👤 南京邮电大学
📅 2018-08-29
本发明涉及一种外部PMOS触发SCR‑LDMOS结构的ESD防护器件，新SCR‑LMMOS结构在正向ESD脉冲作用下，一方面，利用PMOS触发电压低的优点，新结构用PMOS取代常规SCR‑LDMOS中的PN结反向击穿的触发机制，降低器件的触发电压；另一方面由外部PMOS触发SCR‑LDMOS的结构中存在新寄生晶体管可以箝拉器件内部电压，抑制器件内部的正反馈机制，提高器件的维持电压；同时新结构中存在两条ESD电流泄放通道，使得器件的电流泄放能力提高。
📄 2017109751226
📂 H01L27_02
👤 南京邮电大学
📅 2017-10-19
本发明涉及一种锗硅异质结双极晶体管低温大信号等效电路模型，其包括本征低温NPN晶体管单元、寄生衬底PNP晶体管单元、衬底匹配网络单元、基区‑发射区寄生等效电路单元、基区‑集电区寄生等效电路单元、集电区等效电阻、发射区等效电阻和寄生基区等效电阻，集电区等效电阻两端设有集电极端和第一集电区端，发射区等效电阻RE两端设有发射极端和第一发射区端，寄生基区等效电阻两端设有第一基区端和基极端。本发明借助NPN晶体管和PNP晶体管提出的等效电路模型，能精确反映低温环境下锗硅异质结双极晶体管器件物理本质，准确模拟器件低温特性，适用于极端条件下模拟高频集成电路的仿真设计。
📄 2022111036552
📂 H01L27_02
👤 燕山大学
📅 2022-09-09
本发明涉及一种PMOS触发并箝拉内部电压的SCR型ESD防护器件，针对SCR结构，在N阱中添加PMOS结构，并将PMOS漏端与P阱相连接，在正向ESD脉冲下，PMOS较反向PN结更早击穿，并通过漏端P+将电流传递到P阱，抬高P阱电位，使寄生NPN管更快开启，降低器件触发电压；另外器件内部增加了可以箝拉内部电压的新寄生晶体管，抑制正反馈机制，使器件的维持电压得到提高。
📄 2018101695256
📂 H01L27_02
👤 南京邮电大学
📅 2018-02-28
本实用新型涉及半导体器件领域，尤其一种用于芯片器件的防静电装置，包括Si衬底、金属凸点和N阱区，Si衬底的内侧设置SCR管，SCR管的两侧设置隔离沟槽，隔离沟槽的外侧左端设置有第一TSV区，隔离沟槽的外侧右端设置有第二TSV区，第一TSV区的上端在Si衬底内安装设置有第一互连线，第一互连线连接所述第一TSV区的第一端面和所述SCR管，第二TSV区的下端在Si衬底内安装设置有第二互连线，第二互连线连接所述第二TSV区的第二端面和所述SCR管,本实用新型的有益效果是设置SCR管，通过SCR管实现系统的防静电功能，提高了芯片器件的抗静电能力，设置的TSV区提高了芯片器件的大电流通过能力。
📄 2023202037344
📂 H01L27_02
👤 江苏卓宝智造科技有限公司
📅 2023-02-14
已申报项目
本发明涉及功率半导体技术，具体的说是涉及一种采用单层金属工艺的SGTO器件及其版图结构、制造方法。本发明主要是在常规SGTO器件板图和工艺的基础上，采用单层金属工艺，将栅极金属和阴极金属图形做在同一金属层上，通过单次淀积和刻蚀工艺同时完成正面栅极和阴极金属图形化。通过合理的版图结构布局，在不牺牲器件导通性能的情况下简化了器件制造工艺，提高了器件的可靠性，有利于SGTO器件的商用化。
📄 2020101072799
📂 H01L27_02
👤 电子科技大学
📅 2020-02-21
本申请公开了一种紫外LED芯片及其制备方法，该紫外LED芯片通过在衬底表面上生长外延结构，以及在所述外延结构的中间设置绝缘层和凹槽接触层，进而将完整的外延结构隔离成两种彼此绝缘的第一外延结构和第二外延结构，通过凹槽接触层将第一外延结构的N型氮化镓铝层引出，并且紫外LED芯片通过基板上的N电极、P电极和中间电极配合第一外延结构和第二外延结构分别形成了发光二极管和静电保护二极管，该静电保护二极管反向并联连接在发光二极管两端，为紫外LED芯片提供了一条静电释放的通道，减小了静电放电对紫外LED芯片的直接危害，增大了LED的正向电压和抗静电放电打击的强度，从而提高了紫外LED芯片的成品率和可靠性。
📄 2017106400942
📂 H01L27_02
👤 广东工业大学
📅 2017-07-31
本公开涉及半导体装置及其制造方法。其中一个实施例提供了一种半导体装置，其包括：衬底，具有相邻的第一区域和第二区域，其中衬底在第一区域中形成有第一沟槽结构部件，在第二区域中形成有第二沟槽结构部件，以及在第一区域和第二区域之间的边界处形成有伪沟槽结构部件；其中，第一沟槽结构部件在衬底中的深度小于第二沟槽结构部件在衬底中的深度。
📄 2017109509063
📂 H01L27_02
👤 淮安西德工业设计有限公司
📅 2017-10-13
本发明技术方案公开了一种静电放电保护器件及其形成方法、静电放电保护结构，所述静电放电保护器件包括：形成于半导体基底内的源区和漏区，其中，所述漏区包括：至少两个第一掺杂区、位于两个第一掺杂区之间的第二掺杂区以及位于第一掺杂区和第二掺杂区之间的阱区，所述第一掺杂区、阱区和第二掺杂区沿沟道长度方向排布，所述第一掺杂区和第二掺杂区掺杂的离子类型相反，所述第二掺杂区和阱区掺杂的离子类型相同。本发明技术方案减小了器件的漏电流，从而降低电路的功耗。
📄 2019103892997
📂 H01L27_02
👤 淮安西德工业设计有限公司
📅 2019-05-10
本发明提供了一种用于指状结构鳍式场效应晶体管的电性解析版图，涉及集成电路技术领域。电性解析版图包括第一版图和第二版图，第一版图为指状结构鳍式场效应晶体管，指状结构鳍式场效应晶体管的栅极、源极、漏极和基底均为并联，第二版图为用于解析指状结构鳍式场效应晶体管的版图，第二版图的至少部分的栅极、源极或漏极具有个别的金属线连接，第二版图的基底共用，第二版图的至少部分的晶体管可被单独量测，这样，可以将原先要解析的指状结构鳍式场效应晶体管的个别晶体管的电学行为进行拆解和组合，可以完全地解析指状结构鳍式场效应晶体管的电学行为。此版图还可用于校验鳍式场效应晶体管的电路模型，以及其版图效应的加成性是否准确。
📄 2020108214466
📂 H01L27_02
👤 泉芯集成电路制造(济南)有限公司
📅 2020-08-14
本发明提供一种瞬态电压抑制器及其制作方法，包括：在第一导电类型的衬底中形成第一沟槽和第二沟槽；形成第二导电类型的外延层，包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽和所述第二沟槽内形成的第二部分；在所述衬底和所述外延层交界处形成覆盖所述第一沟槽和所述第二沟槽上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底上表面的第一介质层；在所述衬底内形成覆盖所述第一沟槽下表面的第二介质层以及覆盖所述第二沟槽下表面的第三介质层，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层边缘；在所述外延层上表面形成第一电极；在所述衬底下表面形成第二电极，从而降低了器件制造成本。
📄 2018110936158
📂 H01L27_02
👤 张辉
📅 2018-09-19
本发明提供一种瞬态电压抑制器及其制造方法，包括：第一导电类型的衬底；生长于所述衬底上表面的第一导电类型的第一外延层；自所述第一外延层的上表面向下延伸至所述第一外延层内的第二导电类型的埋层；生长于所述第一外延层及所述埋层的上表面的第二导电类型的第二外延层；自所述第二外延层的上表面向下延伸至所述第二外延层内的第一导电类型的第一掺杂区；第二导电类型的第二掺杂区和第二导电类型的第三掺杂区；位于所述第二外延层的上表面的介质层；与所述第二外延层电连接的第一电极；以及与所述衬底下表面电连接的第二电极。所述瞬态电压抑制器具有低电容、集成度高、制造工艺简单的特点。
📄 2018107991982
📂 H01L27_02
👤 盛世瑶兰(深圳)科技有限公司
📅 2018-07-19
柿子坊 · 知识产权运营
柿子坊知识产权运营平台