发明专利 已授权

一种并行接口及可降低延时校准复杂度的延时校准方法

📄 申请号:CN202310825723.4 📄 发布日:2026/07/08

著录项目信息

申请日
2023-07-06
公开号
CN116932441B
公开日
2024-02-09
申请人
无锡芯光互连技术研究院有限公司; 芯光智网集成电路设计(无锡)有限公司
法律状态
已下证
专利类型
发明
主分类号
IPC 分类号

技术画像

应用场景

高速数据传输, 芯片设计, 通信系统, 计算机系统, 电子设备

摘要

本发明涉及一种并行接口及可降低延时校准复杂度的延时校准方法。所述并行接口包括:并行接口本体,包括数据发送部以及数据接收部,其中,数据发送部包括N个相互独立的发送通道,数据接收部包括N个相互独立的接收通道;通道对齐调整电路,包括与数据发送部适配连接的发送选择处理部、与数据接收部适配连接的接收选择处理部、用于频率测量的测频电路以及延时校准状态控制用的通道对齐控制状态机,利用测频电路测量表征当前环形振荡环路延迟状态的频率值,并将所测量的频率值加载至通道对齐控制状态机。本发明可降低并行接口的复杂度,以及降低并行接口在延时校准时的复杂度,且可提高并行接口间延迟校准时灵活性。
权利要求书 (12项) 说明书 附图

……

……

图1
图2
图3

法律状态时间线

同领域国内专利 · IPC: (G06F13_40)

议价
不含过户费

📋 交易方式: 委托待转让 📌 交易状态: 在售 👁️ 浏览次数:23 ❤️ 收藏人数:93 📋 项目申报: 未申报

资金托管 权属尽调 包过户
🏢 淄博智来知识产权服务有限公司
✓ 企业认证✓ 手机绑定历史成交 0件好评率 98.5%

📊 出价记录 (3条)
王**¥-10万
李** 企业¥-8万
陈**¥-3万
查看全部出价