专利交易市场

本公开提供了一种实现处理器DMA设备数据一致性的方法及装置，该方法包括：当DMA设备发起写请求时，将cache中对应的cacheline无效化，将无效化后的cacheline信息发送至预先设置的DMAcache；将保存过的cacheline状态更新为不可写，通知DMA设备可以开始写入，在DMA设备完成写操作后，将DMAcache中对应的cacheline状态更新为可写。本公开通过添加DMA cache，保证DMA设备写入时主存储器与cache的数据的一致性，规避了第二次cacheline无效化的操作，提高了处理器的效率，降低了固件成本，同时降低了开发和调试成本。

本发明公开了一种文件传输方法、装置、计算机设备及存储介质。方法包括：判断服务器中所存储的缓存数据是否已达到饱和状态；若服务器中所存储的缓存数据已达到饱和状态，则将缓存数据的文件块组的超级块信息拷贝至服务器内存中；将存储于服务器内存中的超级块信息通过RDMA远程传输至客户端；获取客户端基于超级块信息生成的远程数据读取请求，远程数据读取请求中包含待读取数据的地址空间；根据远程数据读取请求，将待读取数据通过DMA远程传输至客户端。本方案只拷贝缓存数据的超级块信息到服务器内存，降低缓存数据传输压力；并通过DMA远程传输目标数据，不涉及操作系统和CPU的处理，减少了数据拷贝传输量，提高了数据传输效率。

本发明公开了一种存储数据的方法及装置，属于视频监控领域。所述方法包括：第一DMA控制器获取至少一个缓存单元中的每个缓存单元对应的DMA描述符，所述至少一个缓存单元是第二DMA控制器对应第一缓冲区中存储有所述待读取数据的缓存单元，所述第一DMA控制器和所述第二DMA控制器是两个不同的DMA控制器，缓存单元对应的DMA描述符包括所述待读取数据在所述缓存单元中的起始位置、步距、步长和数据长度，所述步长小于或等于所述步距；根据所述每个缓存单元对应的DMA描述符，分别读取所述每个缓存单元包括的待读取数据；将所述读取的数据存储在所述第一DMA控制器对应的第二缓冲区中。本发明能够提高存储效率。

本发明涉及数据传输技术领域，公开了一种分散聚合式DMA方法及装置。该方法包括：CPU将DMA链表存储到FPGA之外的存储单元中；DMA控制器从所述CPU获得总线控制权后，读取所述DMA链表，并根据所述DMA链表将外部存储器中存储的数据传送到显存或内存中；在所述DMA链表对应的数据传送完成后，DMA控制器释放总线控制权给所述CPU。本发明可以节省FPGA的内部存储资源，并满足复杂应用对较大DMA链表的需求。

本发明涉及数据搜索领域，尤其涉及一种直接存储器访问控制器，包括一数据总线、一地址总线和硬件计算单元，硬件计算单元分别与数据总线和地址总线连接，能够对经过直接存储器访问控制器的数据进行运算处理，使得直接存储器访问控制器具备运算功能，应用范围更加广泛。