专利交易市场

本发明涉及一种并行接口及可降低延时校准复杂度的延时校准方法。所述并行接口包括：并行接口本体，包括数据发送部以及数据接收部，其中，数据发送部包括N个相互独立的发送通道，数据接收部包括N个相互独立的接收通道；通道对齐调整电路，包括与数据发送部适配连接的发送选择处理部、与数据接收部适配连接的接收选择处理部、用于频率测量的测频电路以及延时校准状态控制用的通道对齐控制状态机，利用测频电路测量表征当前环形振荡环路延迟状态的频率值，并将所测量的频率值加载至通道对齐控制状态机。本发明可降低并行接口的复杂度，以及降低并行接口在延时校准时的复杂度，且可提高并行接口间延迟校准时灵活性。