摘要
本发明公开了一种基于MOS管堆叠扩展结构的逻辑门电路,包括上拉网络、下拉网络、栅极反馈NMOS堆叠模块和并联PMOS模块组,上拉网络包括n个并联的PMOS管,下拉网络由n个NMOS管串联构成,栅极反馈NMOS堆叠模块由n‑1个NMOS管构成,并联PMOS模块组由n‑1个结构不同的并联PMOS模块构成,其中第j个并联PMOS模块由j个PMOS管构成,下拉网络、栅极反馈NMOS堆叠模块和并联PMOS模块组构成的施密特触发电路;优点是在亚阈值区既具有较低的漏电流和延时,又具有较高的稳定性和可靠性。