专利交易市场

本发明涉及一种具有低电阻与密勒电容的新型非对称沟槽SiC MOSFET器件，属于半导体器件技术领域。该器件包括：衬底；形成于衬底一表面的漂移区；形成于漂移区表面的N‑CSL；形成于N‑CSL表面一侧的低势垒二极管；形成于N‑CSL表面另一侧的第二P‑well；形成于低势垒二极管表面且位于低势垒二极管两侧的沟槽栅和辅助沟槽栅；形成于N‑CSL表面且位于第二P‑well和沟槽栅之间的P‑base；形成于P‑base表面且位于第二P‑well和沟槽栅之间的源极N+区；形成于器件顶部的源极电极；形成于衬底另一表面的漏极电极。本发明可降低器件的比导通电阻，降低器件的密勒电容和栅极电荷，提高器件开关速度。

本发明涉及一种具有电场和载流子调制的MOSFET器件，属于半导体器件技术领域。该器件在栅极的多晶硅掺杂区和漏极N+区之间加入P‑pillar区形成了超结延伸栅，通过引入超结延伸栅，使得器件在正向导通情况下，栅极加正电压并将电压延伸至整个P‑pillar，器件在漂移区内靠近氧化层区域形成了电子积累区，从而降低了器件比导通电阻、提高了跨导；而在阻断耐压的情况下，器件漏极加高压，P‑pillar区和漂移区之间会产生相互耗尽的作用，共同调制优化MOSFET器件漂移区的电场分布，使器件得到较高的击穿电压BV，从而获得更高的器件优值，最终改善器件的静态性能。

本发明涉及一种集成双自偏置MOS的SiC MOSFET器件，属于半导体技术领域。该器件结构上呈现对称状态，包括主MOS、自偏置PMOS和自偏置NMOS，其中，在主MOS的两侧均集成有自偏置PMOS和自偏置NMOS。本发明通过集成自偏置PMOS实现了在正向导通时，自偏置PMOS关断，P‑well区域的浮空，降低了器件的导通电阻；在阻断情况下，自偏置PMOS实现导通，对P‑well区域实现了钳位，相比完全浮空器件有效地保护了器件的栅氧化层。通过集成自偏置NMOS实现了第三象限的续流功能，且该条件下，P‑well处于浮空状态，体二极管不可能被导通，完全避免了双极退化效应。