专利交易市场

本发明公开了一种基于FPGA的六轴工业机器人测速方法，该方法包括电机速度测量和多通道除法器的实现；电机速度测量采用改进的M法和T法综合的方法,避免了高速和低速临界速度的人为定义，提高了测度的测量精度；并且多通道除法器的实现采用了多通道除法器计算各轴速度，使得六轴工业机器人多轴共享一个除法器资源，在节约大量LE逻辑资源的同时，并不影响各轴间的独立性。

本发明公开了一种基于FPGA的六轴机械臂运动方程逆解快速求解的方法，该方法通过FPGA直接实现逆解计算，根据重新整合后的计算过程，得到相应关节角。首先通过传感器获取机械臂末端目标的运动坐标，输入FPGA中，利用流水线设计与模块时间复用相结合，仅使用2个浮点乘法器、1个浮点除法器、1个浮点开方模块、1个Cordic模块、1个反正切模块，2个浮点加法器，全并行工作，有效降低运动学方程逆解求解所需算子的时钟延时，快速获得逆解(N个角度值)进行输出。从而大大提高了求解运动学方程逆解的速度，并且降低了系统的成本。

本发明公开了基于FPGA的QR31码译码方法，包括以下步骤：S10，数据选择模块将接收码字转换成三种不同码字；S20，分别送入三条流水线中进行并行译码；S30，数据选择模块根据译码情况最后输出译码结果；所述S20中，三条并行流水线均包含两个步骤，每个步骤均包含两个单元：校验子检查单元和纠错单元，其中，所述校验子检查单元用于产生一系列不同的校验子，并且检查这些校验子是否满足译码条件；纠错单元接收来自校验子检查单元的指示序列，决定是否触发译码。本发明通过将整个译码过程分解为独立的三路译码过程，实现高速的并行译码。

本发明公开了一种基于FPGA的动态数据加解密设计与实现方法。本发明采用FPGA作为主控制器完成对动态密钥加解密主状态机的设计，将整个动态密钥加解密分成3DES加解密和密钥更新两个部分；同时在加密帧数达到设定的阈值，就更新密钥和阈值，达到双重混沌态，极大的保证了数据的安全性。本发明具有高速数据处理能力，也极大的提高了加解密速度，能够满足工业网关快速加解密以及高安全性的要求。

本发明的目的在于提供一种基于嵌入式类FPGA控制器分类模块化装置及方法，涉及控制的技术领域，包括：微控制器，控制电路集成模块；具体的，控制电路集成模块与插座接入设备的数量相等，且控制电路集成模块与接入设备的数量至少为一个；每个微控制器分别与每个控制电路集成模块相连，每个控制电路集成模块控制一个接入设备。利用本发明提供的装置及方法，通过对端口定义的标准化，并对控制系统进行模块处理，以提高控制系统的标准化程度，有利于利用机器代替人工实现智能运维，进一步实现区块链的同步技术。

本实用新型涉及音频处理技术领域，且公开了一种FPGA对语音处理模块，包括FPGA电路板主体，所述FPGA电路板主体的上表面电性固定连接有音频处理芯片，所述FPGA电路板主体的上表面接口处电性固定连接有麦克风输入接口和两个线路接口，所述FPGA电路板主体位于音频处理芯片处的上表面开设有凹槽，且凹槽的槽壁固定连接有散热网板，所述散热网板的上表面与音频处理芯片的下表面活动连接，所述FPGA电路板主体的两侧外壁均固定连接有防潮机构。本实用新型能够有效提高FPGA对语音处理模块中音频处理芯片持续工作的散热效率，而且FPGA对语音处理模块还具有防潮的功能，保证音频处理芯片持续稳定的运行，进而提高了FPGA对语音处理模块使用的可靠性和寿命。

本发明涉及一种基于FPGA的正交频分复用接收机优化方法，属于无线通信领域。该将接收机分为控制器模块和数据通路模块。控制模块内部包含控制状态机以及控制码存储器，用来控制数据通路在不同的时隙实现不同的时频同步算法功能，数据通路模块其中包含了接收机时频同步算法中所用到的算子以及寄存器资源。本发明分析了流水线式的OFDM接收机的算子工作状态以及寄存器时间，对部分不同时隙的相同算子以及大粒度寄存器进行了资源复用，提高系统集成度，相比于流水线式的OFDM接收机降低了系统资源成本开销。