摘要
本发明涉及5G定位芯片技术领域,具体是一种PHY上行架构以降低5G定位芯片面积的方法。包括将IFFT模块设置在HWA模块中,通过把加CP逻辑合并到PDMA_CTRL模块中,并在上行SRC_FILTER模块和DC_CANCEL模块中间加入一个SEND_BUFFER模块,用于控制数据流。本发明通过将IFFT模块设置在HWA模块中,通过把加CP逻辑合并到PDMA_CTRL模块中,并在上行SRC_FILTER模块和DC_CANCEL模块中间加入一个SEND_BUFFER模块,用于控制数据流,根据这样的方法设置,只要总线满足PHY上行数据带宽,就可以节省出60Kbyte的存储空间,在28nm工艺下可以节省约0.27mm2的面积。从而解决目前这些DRAM占用过多的面积,导致芯片的成本增加的问题。