专利交易市场

本发明提供一种双通道通信的方法和设备，该方法包括：主设备处理器在第一通信信道上向从设备处理器发送第一运动信息，第一运动信息用于指示电机的运动状态和运动参数；主设备处理器根据接收到的电机的反馈信息判断电机是否需要切换运动状态；若是，主设备处理器在第一通信信道上向从设备处理器发送第一切换信号，第一切换信号用于指示从设备处理器进入切换准备状态；主设备处理器在第二通信信道上向从设备处理器发送第二切换信号，以使从设备处理器根据第一运动信息控制电机进行状态切换；第二通信信道的信号通知速度快于第一通信信道的信号通知速度。在多处理器中采用双通道通信方式，使得多处理器的运动控制效率提高，响应及时。

本发明实施例提供一种多CPU的数据交互方法和一种多CPU联网设备，所述多CPU的数据交互方法应用于联网设备；联网设备包括具有多个端口的交换芯片、一个主CPU和至少一个从CPU；方法包括：交换芯片中中与各个从CPU相连的第一类端口，接收来自各个从CPU的第一数据，将来自从CPU的第一数据，通过预先配置的内部虚拟网发送至主CPU；主CPU将第二数据通过预先配置的外部虚拟网，发送至与外部设备相连的第二类端口；第二类端口将来自主CPU的第二数据发送至所述外部设备。应用本发明实施例能够在多CPU联网设备中，实现从CPU将数据传输给主CPU。

本发明提出一种基于双环形总线的芯片互连通信装置及方法，涉及芯片互连通信的技术领域，解决了当前片上通信网络实现方法存在无法均衡协调芯片与连接有双环形总线的站点之间的传输速率，导致芯片间通信存在数据传输有误的问题，包括多个芯片和多个站点，多个站点间以具有特定传输速率的双环形总线连接，一个站点与一个芯片双向连接，芯片间的数据以报文的格式在站点和与站点连接的双环形总线之间进行传输，每一个站点内均设有用于调整数据传输速率的缓存区，缓存区读取或整合记录数据写入顺序的目录，将数据进行正常传输，本发明能够均衡协调芯片与连接有双通道环形总线的站点之间的传输速率，保证芯片间通信传输的及时性与稳定性。

本发明公开的一种基于多层总线的异构多核微处理器，包括多个统一编址的处理核，多个处理核具有不同流水线结构，多个处理核之间通过带有桥接的AXI总线连接，带有桥接的AXI总线上连接有便笺式存储器，每两个处理核之间通过便笺式存储器进行数据包的发送与读取，并且每两个处理核之间还直接发送数据包首地址、长度以辅助完成两个处理核之间数据包的传递，带有桥接的AXI总线上还连接有外设接口，处理核通过外设接口对外部设备进行访问控制。本发明公开的一种基于多层总线的异构多核微处理器能够减少通信延迟。