专利交易市场

一种基于松弛法的电路敏感性路径标识方法，首先，解析电路网表并利用基于基准法的敏感性单元定位方法初始化各单元的敏感性值。接着，对各电路单元实施拓扑排序。然后，基于单元的拓扑排序，利用松弛法完成对电路敏感性路径的标识。本发明利用基于基准化的敏感性单元定位方法给出的各单元敏感性值初始化了互连单元间的权重，从而解决了多输入向量驱动对敏感性路径标识所造成的影响。又以拓扑排序和松弛技术为主要技术手段，在线性时间内实现了面向可靠性的电路敏感性路径的快速有效标识。

本发明公开了在线Verilog代码自动判决系统的自动评分方法：系统访问标准答案库，复制对应的标准答案文件存放到临时文件夹；系统运行标准答案文件夹中的.do文件、.vt文件编译学生提交的Verilog代码文件，并进行库的加载；系统在linux下运行modelsim进行.vt仿真，根据学生提交的答案Verilog文件进行仿真，截取控制台输出至.result文件；系统根据.tm文件中所书写的时间范围，对比仿真结果.result文件和标准答案.cmp文件计算得到分数结果。本发明.do文件使用vsim指令编译学生答案.V文件和答案文件夹中的.vt文件，并根据.vt文件进行仿真。题目所需要输出的待测试模块，各个信号的激励以及抓取信号的指令$monitor都写在.vt文件中。从而架构其整个Verilog代码判决系统，大大降低了对于Verilog类题目判决的成本。

本发明公开基于关键路径分区的生成式异构逻辑优化方法。本发明方法包括：首先将数字逻辑电路转换成AIG图格式，并采用强化学习根据电路本身关键路径信息对AIG图进行分区获得关键路径感知分区以降低分区带来关键路径变化而影响时序性能；将分区后电路分别用强化学习方法自动探索适合该分区的优化结构与优化综合流，强化学习智能体以面积时延为导向选取各种结构的优化算子对分区进行优化；将优化后分区以AIG形式合并。本发明将数字逻辑电路进行针对关键路径的分区并用强化学习以面积时延为导向探索优化结构与策略，减少分区对时序性能的影响并且跳出局部最优解，获得全局更优解，同时自动探索无需人工干预可以减少芯片设计中的人工成本。

本发明公开了一种基于建立PCB预测模型的PCB设计方法及装置，包括以下步骤：步骤S1、依次将多个预设PCB模板与多个基于预设PCB模板完成PCB设计的历史PCB设计图分别进行电路原理图和PCB设计图匹配，以得到每个历史PCB设计图的电学原理图的模板复用类型和模板复用率，以及PCB类型预测模型；步骤S2、利用PCB类型预测模型对待设计电路原理图进行识别得到待设计电路原理图的模板复用类型和模板复用率，并根据模板复用类型为待设计电路原理图选取预设PCB模板作为复用PCB模板。本发明在设计PCB设计图时能尽可能的建立在预设PCB模板上，避免较多的无效重复工作量，同时只需要对非复用模块进行PCB布局设计，有效的提高设计效率。

本发明属于FPGA技术领域，提供一种基于增强学习的FPGA互联资源配置生成方法；首先建立基于增强学习的FPGA的互联资源模型，初始化状态转移矩阵和回报函数；再将状态转移矩阵和回报函数联合，根据互联资源模型，采用增强学习训练方法训练出策略；然后再设置布线起始状态点，根据策略完成配置走线，并根据配置走线更新状态转移矩阵；最后重复更新状态转移矩阵直到覆盖率收敛，汇总所有配置走线，转化为配置代码，最终输出互联资源配置。本发明采用增强学习理论，在互联资源测试覆盖率达到100％的前提下，有效减少测试配置次数，实现FPGA包括Global和Local互联资源的自动配置，且测试效率高、适用性好。

本发明公开了一种基于遍历导线的获取电路有向图的方法，包括以下步骤：步骤一，提供所需要的仿真电路原理图；步骤二，选取步骤一所获取的仿真电路原理图中的任意一条导线，并将选取的导线计入一级节点集合，判断所选取的导线两端所连接的模型；本发明提供的基于遍历导线的获取电路有向图的方法原理简单易懂且易于实现，极大的简化了传统人工提取电路有向图的复杂性，为电路仿真软件产品提供一个有效的技术基础。

本发明涉及格式转换技术领域，公开了一种电路图描述文件的格式转换方法、设备、系统及计算机可读存储介质，包括以下步骤：S1.读取电路图描述文件，并判断其文件类型；S2.读取电路图描述文件的关键词信息并生成二叉树；S3.根据电路图描述文件的文件类型，遍历二叉树得到节点特征，并将节点特征整理为文本文件；S4.将文本文件转换为图神经网络模型可训练的数据类型。本发明解决了现有技术适用场景小，效率低的问题，并具有方便易用的特点。

本发明提供了一种参数化单元及其实现方法，包括：提供参数化单元，所述参数化单元包括至少一个器件，所述器件包括多个膜层结构；根据预设的器件结构确定任一膜层结构待剪切的区域，所述预设的器件结构满足所述参数化单元的最小设计规则；根据所述待剪切的区域调整剪切层的图层设定，以使所述剪切层对所述待剪切的区域进行剪切，从而可以在符合最小设计规则的情况下，有限度开放定义剪切层的设计，进而可以根据需求调整器件的特性，使得器件能够应用于更多不同的应用场景中。

本发明公开了一种面包板控制方法、装置、设备及存储介质，涉及电路测试技术领域。面包板包括设置有多条第一导通线的底板、设置有多条第二导通线的顶板以及连接各第一导通线及各第二导通线的触点阵列。该方法包括：通过获取面包板控制指令，根据预设协议格式从面包板控制指令中提取控制信息；再根据预设编码信息确定控制信息对应的的目标触点及目标触点的第一驱动状态；根据目标触点及第一驱动状态生成第一驱动信号，并将第一驱动信号传输至触点阵列，以使目标触点处于第一驱动状态。本发明在利用面包板进行测试时，通过触点及导通线连接各测试元件，减少走线操作；测试人员通过控制触点的驱动状态，调整电路线路，从而提高了测试效率。