可变相位累加器电路结构的全数字锁相环及锁相控制方法，所述的全数字锁相环包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块。数字环路滤波器模块和数控振荡器模块分别包括第一可变相位累加器、第二可变相位累加器，利用电子设计自动化技术完成各个模块电路的设计。通过采用可变相位累加器电路结构对全数字锁相环的电路结构进行优化，拓宽了全数字锁相环电路的锁相范围，提高了锁相频率，降低了系统的总功耗，并且不会增加FPGA芯片内部的逻辑资源。本发明具有锁相速度快、锁定频率范围宽、功耗低等优点，可将其作为锁相电路模块嵌入到不同的系统芯片中，具有十分广泛的用途。
📄 2019101635279
📂 H03L7_093
👤 南华大学
📅 2019-03-05
本发明公开了一种减小锁相放大器输出信号波动率的方法，先通过锁相放大器中相移器对输入至锁相放大器的参考x1(k)进行相移处理，得到参考信号x2(k)，再结合两路参考信号将待处理信号x(k)经过相敏检波输出VI(k)和VQ(k)两路信号，然后通过信号VI(k)和VQ(k)估计自适应延时的权重系数，并结合权重系数获取自适应延时后的两路输出信号，最后完成重建信号，从而减小锁相放大器输出信号的波动率。
📄 2021115534139
📂 H03L7_093
👤 电子科技大学
📅 2021-12-17
柿子坊 · 知识产权运营
柿子坊知识产权运营平台