专利交易市场

本发明涉及一种故障容错性测试方法、装置、电子设备及存储介质，该方法包括：获取待测试验数据，将待测试验数据复制得到待测对照组数据；将待测试验数据和待测对照组数据分别输入至第一FPGA状态机和第二FGPA状态机中进行翻转和直接输出，得到第一试验输出数据和对照组输出数据并进行对比，根据比较结果确定第一FPGA状态机的第一输出状态；当第一输出状态为所述第一试验输出数据和所述对照组输出数据不一致时，重新进行试验得到第二试验输出数据并与对照组输出数据进行对比并根据所述第二比较结果确定所述第一FPGA状态机的故障容错情况。本发明解决了现有技术中对状态机进行单粒子碰撞容错性实验成本高且受实验环境影响导致实验机会少的技术问题。

本发明提出一种定位片上系统时序逻辑错误、错误率的计算及其应用的方法，在定位片上系统时序错误时，在同一测试条件下，同一测试指令和/或数据通过PAD口输入P级扫描链、N级流水线以及Q级扫描链，通过控制扫描链使能信号实现对测试指令和/或数据的测试；错误率计算时根据所有的处理结果获取在该环境下测试指令和/或数据的错误率；在降低错误率时，当处理器执行应用程序中的第二指令和/或数据时，第一指令和/或数据替代第二指令和/或数据并实现第二指令和/或数据的相同功能。本发明中用户根据自身应用需要，选择用户可接受错误发生率范围内的芯片，既节约了成本，同时也能满足用户的需求。