专利交易市场

本公开公开了混合内存动态调度方法及系统，通过配置温度寄存器来改变内存延迟和内存带宽，进而模拟出慢内存存储器NVM；将内存分组：根据内存的带宽和延迟，将内存划分为快内存存储器DRAM和慢内存存储器NVM；程序运行时：根据程序的时延要求或执行速度要求，把与程序对应的待处理数据集调入到快内存存储器DRAM或慢内存存储器NVM中；根据程序的运行特征，获取程序在快内存存储器DRAM和慢内存存储器NVM之间相互转移的概率，如果概率大于设定阈值，则获取程序对内存延迟的敏感度和内存带宽的敏感度；根据程序对内存延迟的敏感度和内存带宽的敏感度，实现程序在快内存存储器DRAM和慢内存存储器NVM之间相互转移。

本发明公开了一种解决混合内存读延迟不确定性的方法，涉及混合内存领域，包括提供一包括通信连接的DRAM和SCM的混合内存，所述DRAM按照存储单元保持时间包括主要分布区和尾端分布区，将暴读（Read‑heavy）数据或暴读（Write‑heavy）数据放入将被SCM替换的DRAM尾端分布区，且所述混合内存中预存有地址查找转换表，所述地址查找转换表中包括发生替换存储的所述DRAM地址和所述SCM地址的映射项。解决内存瓶颈和功耗瓶颈不是一件容易的事情，但是通过各个方面的交叉努力，如工艺配方，存储器新型设计，结构创新，系统支持等，还是存在可能的机会，甚至无需更改DRAM，存储控制器和操作系统。随着DRAM和SCM在页读延迟上的差别减小，在一个固定周期内的PCM访问差别将会消失。

本发明涉及存储器领域，尤其涉及一种混合内存的硬件实现系统及方法。混合内存至少包括：N个DRAM存储器，按照DRAM存储单元保持时间将DRAM存储器划分为主要分布区和尾端分布区，N为正整数；至少一个NCM存储器，能够替代存储DRAM存储器中的尾端分布区存储的数据；地址查找转换模块，预存包括DRAM存储器中尾端分布区存储数据的地址信息以及与之对应的NCM存储器中用以替代存储DRAM存储器中尾端分布区数据的地址信息；控制模块，以获取并根据地址信息与地址映射关系判断系统数据的输出通路的来源，且控制模块根据输出通路的来源生成并输出控制信号；多路选择器，分别与控制模块、DRAM存储器、NCM存储器连接，接收并根据控制信号选择数据进行输出。