本发明提出了一种批量写入遗忘忆阻桥交叉架构的读写方法、系统。采用批量写入遗忘忆阻桥构建忆阻交叉架构，所述忆阻交叉架构的输入信号包括五线谱行信号和列信号；所述行信号用于确定选中行和非选中行，选中行和非选中行连接不同写信号，选中行上的忆阻桥上的电压高于设置阈值，非选中行上的忆阻桥的电压低于设置阈值；根据所述列信号的占空比对选中行中的忆阻桥写入长短时记忆正负权值和零权值，对非选中行进行电路保护。该方法的写入权值范围更广，功能更强大，更便于控制，电路安全性更高。
📄 2022110608465
📂 G06N3_063
👤 西南大学
📅 2022-08-31
一种基于局部有源忆阻器的深度回声状态网络系统，包括输入层，所述输入层采集具有时间序列属性的向量数据组，并传送向量数据组给第一个储备池和训练池，所述储备池的输出端连接所述训练池，所述训练池输出训练结果给输出层，其特征在于：所述输入层与首尾依次连接的n个储备池中的第一个储备池相连接；所述储备池内设置有掩膜和局部有源忆阻器，其中第一个储备池内的掩膜连接所述输入层，所述局部有源忆阻器前端接掩膜，后端串负载电阻后接地；后级储备池内的的输入是前级负载电阻之间的电压值。其显著效果是：大大减少了储备池的尺寸，简化训练，只需要单个局部有源忆阻器就可实现深度结构，适用于复杂的时间序列预测任务，具有更好的系统性能。
📄 2023104899203
📂 G06N3_065
👤 西南大学
📅 2023-05-04
本发明公开了一种基于忆阻器的二选一数据选择器电路，该选择器电路包括六个忆阻器和一个NMOS管，其中每两个极性相反的忆阻器串联构成与门或者或门电路，实现相应的与、或逻辑。此外，本发明还将该二选一数据选择器电路映射到忆阻器交叉阵列中。本发明所构建的二选一数据选择器电路不仅具备传统选择器的功能，而且极大减少了传统电路中的CMOS元件数量，大量采用新型元器件忆阻器，因而简化了电路结构，缩小了电路面积，此外由于忆阻器交叉阵列尺寸小，易于高密度集成，且与当前CMOS技术兼容，因此将电路映射到交叉阵列后，进一步提高了电路的集成度和可扩展性。
📄 2021100799796
📂 H03K19_20
👤 重庆博金斯科技有限公司
📅 2021-01-21
本发明公开了一种改性丝素蛋白及其制备方法、忆阻器和应用，其属于光电材料技术领域，该改性丝素蛋白的制备方法包括以下步骤：将5,6‑二羟基吲哚、聚甘油‑3和丝素蛋白溶液进行混合，得到前驱体溶液；将前驱体溶液进行热处理，得到改性丝素蛋白。本发明通过采用5,6‑二羟基吲哚和聚甘油‑3对丝素蛋白进行改性，可以显著提高丝素蛋白的柔韧性和介电性能；将该改性丝素蛋白作为忆阻器的基底，可以根据改性丝素蛋白的正负光电导效应，模拟人脑视皮层给光型和撤光型双极细胞，其具有较强的图像感知、原位存储、预处理和识别方面的能力。
📄 2022110233680
📂 C08H1_00
👤 西南大学
📅 2022-08-25
本发明公开了一种基于CMOS反相器和忆阻器构成的全加电路，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号VCin，第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号VCout，异或门电路的输出端连接在第三反相器的上端，同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压VSum。其效果是：该电路使逻辑电路融合了计算存储功能，大幅减少了逻辑操作步骤，精简了电路所需元件，使电路成本进一步降低，提高电路的集成度。
📄 2018103573145
📂 H03K19_017
👤 海口明智投资有限公司
📅 2018-04-20
本发明涉及文本情感识别技术领域，具体公开了一种基于忆阻器的文本情感检测系统及方法，该系统包括预处理模块、注意力计算模块和情感分类模块。本系统中的线性映射和矩阵乘法操作采用忆阻交叉阵列构建，而其余电路模块也采用CMOS技术组建。与传统的计算架构(GPU)相比，本发明所设计的硬件方案具有更低的功耗，同时减少了因内存和计算单元分离而造成的额外电路面积开销；本发明提出了名为MLA‑DSCN的轻量级网络模型来实现文本情感检测任务，通过将深度分离卷积模块融合到网络中，改进后的网络模型MLA‑DSCN不仅可以关注输入文本信息的全局信息，还可以提高其在局部层面的信息提取能力，在不牺牲精度的前提下，将网络参数的数量降低了3倍。
📄 2023100914666
📂 G06F16_35
👤 西南大学
📅 2023-02-06
本发明公开了一种基于忆阻器交叉阵列的图像重构系统，包括图像输入处理模块、稀疏编码模块以及图像输出处理模块，其中，稀疏编码模块包括第一忆阻器交叉阵列、计算转换单元以及第二忆阻器交叉阵列，本发明提供的系统通过两个忆阻器交叉阵列实现图像像素字典集，并基于这两个忆阻器交叉阵列进行稀疏编码从而实现图像重构，由于忆阻器功耗极低，因此相比于现有的方案而言降低了系统整体的功耗，此外，由于忆阻器处理数据速度快，同时，纳米忆阻器交叉阵列尺寸小、易于集成，且可高效便捷地实现稀疏编码中重要的向量-矩阵运算，所以使得编码速度较快，从而提升了系统的工作效率，也为大规模硬件实现提供了有价值的参考方向。
📄 201811204705X
📂 G06T11_00
👤 西南大学
📅 2018-10-16
本发明公开了一种忆阻器等效模拟电路，包括电阻网络、集成运算放大器U1和乘法器U2，电阻网络的两端分别连接输入端（A、B），电阻网络与集成运算放大器U1相连，集成运算放大器U1用于实现电压跟随、反向放大和积分运算；集成运算放大器U1与乘法器U2相连，乘法器U2与电阻网络相连，乘法器U2用于实现信号的相乘。本发明提供了一种TiO2忆阻器等效模拟电路，用以模拟忆阻器的伏安特性，替代实际忆阻器进行实验和应用及研究。
📄 2013101322506
📂 H03K19_00
👤 杭州电子科技大学
📅 2013-04-16
本发明公开了一种指数型局部有源忆阻器仿真器。本发明根据数学模型设计局部有源忆阻器仿真器电路，仿真器电路包括集成运算放大器U1、集成运算放大器U2、乘法器U3、乘法器U4和乘法器U5，集成运算放大器U1用于实现差分放大运算、反相加法运算、积分运算和反相放大运算；集成运算放大器U2用于实现反相加法运算、反相放大运算和指数运算；乘法器U3、U4、U5用于实现信号的乘法运算。在目前及未来无法获得实际忆阻器件的情况下，本发明可代替实际忆阻器实现与忆阻器相关的电路设计、实验以及应用，对忆阻器的特性和应用研究具有重要的实际意义。
📄 2018105548951
📂 H03H11_48
👤 杭州电子科技大学
📅 2018-06-01
本发明涉及一种基于忆阻器的新型可重构双频带通滤波器。本发明引入了一种忆阻器调控电路，可以有效避免忆阻器调控电压对整体电路测试的干扰。同时本发明提出一种利用具有宽调谐范围的忆阻器作为基础并且通过控制调控电压能够实现滤波器通带可重构的射频滤波器结构。加载的忆阻器拥有低功耗、高频下极好线性度等优点，迎合了现代射频通信系统的发展需求。忆阻器尺寸小的特点为缩小整体电路尺寸带来了优势，同时加载的忆阻器能够实现射频滤波器中多模式切换的功能。
📄 2019108658869
📂 H01P1_20
👤 杭州电子科技大学
📅 2019-09-09
本发明公开了一种氧化铈忆阻器薄膜的制备方法，具体按照以下步骤实施：步骤1，制备氧化铈溶胶；步骤2，采用浸渍‑提拉法，以氧化铈溶胶为原料在室温下使用提拉机在氧化铟(ITO)基板上进行氧化铈凝胶薄膜的提拉，氧化铈凝胶薄膜在室温下干燥后，于300℃‑700℃下进行热处理，冷却后得到氧化铈薄膜；步骤3，使用紫外线对步骤2得到的氧化铈薄膜进行辐照，得到氧化铈忆阻器薄膜。该氧化铈忆阻器薄膜的制备方法具有制备成本低、工艺简单、容易控制等优点。
📄 2019109345679
📂 H10N70_20
👤 重庆博金斯科技有限公司
📅 2019-09-29
本发明公开了一种基于LTspice模型的阈值型二值忆阻器实现方法。本发明根据阈值型二值忆阻器的数学模型，设计了一种基于LTspice软件的阈值型二值忆阻器的模型，并结合电路分析，得出了模型对应的电路结构，由两个受控电流源和一个电容组成。在LTspice软件中对模型的特性进行了仿真，得到了理想的结果。结果表明，该模型符合忆阻器的定义，并具有明显的阈值特性与二值特性，即只有在激励电压超过阈值电压时，电阻值才会改变，并能够维持住两种稳定的忆阻值，以此来表征逻辑状态0和1，且不存在中间状态，符合设计思想。这对于进一步地研究忆阻器在数字逻辑电路方面的应用具有重要的意义。
📄 2020101566089
📂 G06F30_20
👤 杭州电子科技大学
📅 2020-03-09
柿子坊 · 知识产权运营
柿子坊知识产权运营平台