本发明公开了一种基于FPGA的Tiny‑yolo卷积神经网络硬件加速方法及系统,其通过分析Tiny‑yolo网络并行特征,结合硬件的并行处理能力,对Tiny‑yolo卷积神经网络进行硬件加速。加速方案从3个方面对Tiny‑yolo网络进行加速改进:(1)通过多通道并行输入提升Tiny‑yolo网络的处理速度,(2)通过并行计算提升Tiny‑yolo网络卷积计算的速度,(3)通过池化嵌入减少Tiny‑yolo网络的池化过程时间。其大大提高了Tiny‑yolo卷积神经网络的检测速度。
📄 2018105236199
📂 G06N3_063
👤 重庆大学
📅 2018-05-28