本发明公开了一种适合于三模冗余抗SET加固技术的高速环形振荡器,基于电容耦合相位同步模冗余技术的SET加固差分压控振荡器由三个延迟环(即第一延迟环,第二延迟环和第三延迟环)、三个耦合电容(即第一耦合电容C1,第二耦合电容C2和第三耦合电容C3)和一个表决电容(第一表决电路)组成。其中,第一延迟环中、第二延迟环和第三延迟环组成第三环路,通过耦合电容C1、C2和C3来实现三个环路的相位同步,三个环路的输入完全一样,三个环路中延迟环的控制电压端Vcont均与控制电压相连。本发明提出一种适抗SET能力强且提高VCO振荡频率的高速环形振荡器。
📄 2017104245389
📂 H03L7_099
👤 佛山大学
📅 2017-06-07
本发明公开了一种环形振荡器频率调制电路,包括:粗调频率模块,用于接收最大功率点追踪电路中的计数器输出的第一计数信号和第二计数信号,并输出相应的粗调频率信号;细调频率模块,用于接收最大功率点追踪电路中的计数器输出的第三计数信号和第四计数信号,并输出相应的细调频率信号;环形振荡器频率产生模块,用于接收粗调频率信号和细调频率信号,并产生相应的振荡频率,所述振荡频率输入至最大功率点追踪电路进行频率调制。本发明能够产生与计数信号相应稳定的振荡频率,从而进行最大功率点的追踪;本发明具有集成面积小、功耗低、频率调制准确,稳定性高等优点。本发明可广泛应用于集成电路领域。
📄 202110052187X
📂 H03B5_04
👤 广州大学
📅 2021-01-15
本发明涉及一种基于忆阻器的环形振荡器PUF电路及其使用方法。其技术方案是:所述环形振荡器PUF电路由随机延迟电路(101)、第1环形振荡器电路(102)、第2环形振荡器电路(106)、第1计数器(103)、第2计数器(105)和数字比较器(104)组成。两个环形振荡电路所产生的方波频率取决于忆阻器模块(304)中模块忆阻器(404)的阻值。本发明以忆阻器模块(304)中模块忆阻器(404)高阻分布的随机性作为主要熵源,在随机延迟电路(101)的作用下,根据输入的激励电压信号选中模块忆阻器(404),随机减小所选中模块忆阻器(404)的阻值,然后对两个环形振荡器电路产生的方波频率进行比较得出响应。本发明具有抗机器学习能力强、硬件消耗小和核心性能指标良好的特点。
📄 202211057814X
📂 H04L9_32
👤 武汉科技大学
📅 2022-08-30