专利交易市场

本发明公开了一种模拟域高级数TDI加速电路，以全差分运放作为OPA的模拟域TDI电路利用摆率增强技术(SRE，slew rate enhancement)实现缩输出短建立时间的技术。通过利用OPA的输入VIN+与VIN‑在输出建立初期的压差较大，将其输入OTA产生短时的大电流流入OPA的输出来加速其输出建立，同时当OPA的输出进入小信号区时，因压差降低而关断加速电路，该加速方案有效的缩短了模拟域TDI图像传感器的输出建立的压摆区时间。

描述了用于CMOS图像传感器(CIS)应用的采样的带隙参考生成的技术。例如，CIS包括像素阵列、一个或多个像素模数转换器(ADC)和采样的带隙参考发生器，所有这些都紧密地集成在一个芯片上。ADC依靠来自带隙参考发生器的稳定参考电平用于执行像素阵列的像素转换。采样的带隙参考生成器的实施例可以根据参考生成周期操作。每个周期可以包括第一部分和第二部分，在第一部分中，有源核心动态地稳定带隙参考电平，在第二部分中，核心被去激活，并且带隙参考电平基于该周期的先前的第一部分期间获得的采样的电平被输出。可以控制周期时序，以实现参考电平的充分动态稳定，同时减少来自核心的光子发射。

本发明涉及传感器芯片技术领域，尤其涉及一种像素传感电路、控制方法、芯片及像素传感器。像素传感电路包括：读出电路、及多个像素集群电路，像素集群电路中包括多个像素电路；其中，像素集群电路，用于采集感应信息并将感应信息转换为状态电信号；读出电路，用于根据像素集群电路接收感应信息的先后顺序的优先级读出状态电信号，根据状态电信号获取像素集群电路的集群地址信息和像素分布信息，将集群地址信息和像素分布信息发送至信息采集电路，复位集群地址信息对应的像素集群电路。通过上述电路提升了像素传感器的精度，同时像素芯片的读出时间可以得到大幅度的缩短。