专利交易市场

基于快速全加器的全数字锁相环及锁相控制方法，所述的全数字锁相环包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块。数字环路滤波器模块和数控振荡器模块均包括快速全加器，快速全加器包括多个超前进位加法器，多个超前进位加法器之间采用内部超前进位级联的方式进行连接，采用自顶向下的方式、利用电子设计自动化技术完成各个模块电路的设计。通过采用基于快速全加器的方法对全数字锁相环的电路结构进行优化，拓宽了全数字锁相环电路的锁相范围，提高了锁相频率。本发明具有锁相速度快、锁定频率范围宽、功耗低等优点，将其作为锁相电路模块嵌入到不同的系统芯片中，对电子器件性能提升和半导体工艺技术发展具有重要意义。

本发明公开了一种适合于三模冗余抗SET加固技术的高速环形振荡器，基于电容耦合相位同步模冗余技术的SET加固差分压控振荡器由三个延迟环(即第一延迟环，第二延迟环和第三延迟环)、三个耦合电容(即第一耦合电容C1，第二耦合电容C2和第三耦合电容C3)和一个表决电容(第一表决电路)组成。其中，第一延迟环中、第二延迟环和第三延迟环组成第三环路，通过耦合电容C1、C2和C3来实现三个环路的相位同步，三个环路的输入完全一样，三个环路中延迟环的控制电压端Vcont均与控制电压相连。本发明提出一种适抗SET能力强且提高VCO振荡频率的高速环形振荡器。

本发明公开了一种快速锁定锁相环频率综合装置，包括频率预置电路，温度开关阵列，动态环路带宽控制电路，压控振荡器，双模预置分频器，数字处理器，非易失性存储器，鉴频鉴相器，电荷泵和环路滤波器。本发明能够改进现有技术的不足，提高了锁定速度和控制精度。

本发明公开了一种低相位噪声电感电容压控振荡器，该振荡器包括谐振腔和Q值增大级；所述的谐振腔包括由电感（L）、第三电容（C3）、第一电容（Cv1）、第二电容（Cv2），第四电容（C4）顺序连接组成的一个闭环，第一电阻（R1）、第二电阻（R2）串联连接后，其一端接在第三电容（C3）、第一电容（Cv1）之间，另一端接在第二电容（Cv2）、第四电容（C4）之间；所述Q值增大级包括由第零NMOS管（NM0）、第一NMOS管（NM1）、第二NMOS管（NM2）、第三NMOS管（NM3）组成的放大器，本发明压控振荡器具有相位噪声低、结构简单、芯片面积小等特点。

本发明的一种高速的环形压控振荡器由四级延迟单元串联组成，其中每一级延迟单元的负输出端（Vout-）接下一级延迟单元的正输入端（Vin+），每一级延迟单元的正输出端（Vout+）接下一级延迟单元的负输入端（Vin-）；最后一级延迟单元的负输出端（Vout-）接至第一级延迟单元的负输入端（Vin-），最后一级延迟单元的正输出端（Vout+）接至第一级延迟单元的正输入端（Vin+）。本发明在传统的延迟单元基础上增加有源电感结构，负载端增加一对栅极接地的PMOS管，保证了电路在整个电压范围振荡，为电路提供额外的电流，提高了振荡频率。延迟单元的频率控制通过将控制电压接到一对PMOS管的栅极实现，该PMOS管相当于压控电阻，起调节振荡频率作用。