本发明公开了一种基于RRAM的处理器架构及控制方法，至少包括中央处理器(CPU)、随机存储器(RAM)、阻变存储器(RRAM)阵列模块以及纠错电路(ECC)，其中，CPU通过标准总线与RAM和纠错电路相连接，RAM作为数据缓存使用；RRAM阵列模块用于存储数据和处理器的程序(PROGRAM)，其通过所述纠错电路接入标准总线以根据CPU指令完成数据读写；所述纠错电路用于根据冗余信息修正RRAM阵列模块存储的数据。采用本发明的技术方案，使得高生产良率、高可靠性的目的得以实现，基于RRAM的嵌入式处理器架构，为28nm及以下高端芯片设计和加工制造开辟了新路。
📄 2019104082234
📂 G06F15_78
👤 杭州电子科技大学
📅 2019-05-15
本发明公开了一种基于片上网络的分布式数据级融合系统及方法，通过构建数据采集模块、前端处理模块、改进片上网络、融合处理模块，数据采集模块与前端处理模块连接，用于采集原始数据，并将采集的原始数据传递给前端处理模块；前端处理模块与改进片上网络连接，用于对采集的原始数据进行预处理；改进片上网络与融合处理模块连接，用于对预处理的数据进行二次处理；融合处理模块，用于根据原始数据对二次处理后的数据进行最终数据融合；本发明将数据级融合的计算任务按照数据流向特点和计算复杂度进行分配，大大缓解融合中心的计算压力，提高数据融合的效率，并通过引入记忆衰减因子改进融合算法减弱旧数据带来的不利影响，节约计算资源。
📄 2021114449270
📂 G06F15_78
👤 电子科技大学长三角研究院(湖州)
📅 2021-11-30
本公开提供了一种三方异构安全计算加速方法、系统、介质及设备，涉及多方安全计算技术领域，包括：获取用户输入数据的需求，构建基于CPU和FPGA的异构安全计算架构；根据获取的用户需求生成安全计算任务对应的混淆电路，再根据基于CPU和FPGA的异构安全计算架构加速混淆电路的计算；具体的，添加代理计算方来对生成的混淆电路进行计算，在代理计算方部署轻量级FPGA异构计算架构来加速混淆电路的计算。从而通过利用CPU和FPGA的异构安全计算架构加速混淆电路的生成阶段和计算阶段，使得计算效率大幅提高。
📄 2022115583318
📂 G06F15_78
👤 济南大学,山东海量信息技术研究院
📅 2022-12-06
本发明公开了一种内存分配方法及装置，用以解决由于子系统只能从分配给自身的固定内存中申请内存，在自身的固定内存的剩余内存不足时导致应用异常或者整个系统异常的问题。该方法为：第一子系统确定第一内存空间不足，向第二子系统发送内存申请，所述内存申请中携带请求分配的内存空间的大小，由所述第二子系统根据所述内存申请在第二内存空间中为所述第一子系统分配内存空间，并向所述第一子系统返回分配结果；所述第一子系统接收所述第二子系统返回的分配结果，根据所述分配结果进行内存处理。
📄 2015108885915
📂 G06F15_78
👤 青岛海信移动通信技术股份有限公司
📅 2015-12-03
本发明涉及一种高效识别文件与地址数据的微处理器，包括反相器、文件输入模块、地址输入模块、寄存模块、验证模块、触发器、固定加法器以及寄存器，所述反相器接收数据并判断数据为文件数据或地址数据，并将文件数据或地址数据传输至文件输入模块或地址输入模块中，同时反向输出相反的数据进入地址输入模块或文件输入模块中，所述地址输入模块将接收的数据传输至固定加法器并经过固定加法器进行处理后传输至寄存器中，所述寄存器将数据输出，所述文件输入模块将接收的数据传输至寄存模块进行处理后传输至验证模块中或直接输出。该高效识别文件与地址数据的微处理器，指令简单，逻辑操作性强，能高效识别文件与地址数据。
📄 2019109997920
📂 G06F15_78
👤 吴瑞冉
📅 2019-10-21
本发明涉及视频处理领域，公开了一种带两级FPGA芯片的子板及两级FPGA芯片的配置方法。本发明中，在上电时第一级FPGA芯片从第一非易失性存储器中获取自身的配置数据，完成配置和初始化；各第二级FPGA芯片从第二非易失性存储器中获取自身的配置数据，完成配置和初始化。各第二级FPGA芯片的型号和配置数据完全相同。由于不需要为每个FPGA芯片单独配备一个非易失性存储器，而且不需要在子板上增加微处理器，低成本且方便地实现了CPU系统板对子板内所有FPGA的配置管理。
📄 2011100816209
📂 G06F15_78
👤 杭州海康威视数字技术股份有限公司
📅 2011-03-31
本发明涉及一种命令触发式目标分析平台、方法及存储介质，所述平台包括：命令触发设备，设置在火车沿线，用于在接收到火车到达信号时，发送第一控制命令，在接收到火车未到达信号时，发送第二控制命令；所述命令触发设备包括无线通信接口，与远端的火车运营服务器无线连接，用于接收火车运营服务器发送的火车到达信号或火车未到达信号；日夜摄像设备，用于在接收到所述第一控制命令时，对其所在场景进行现场摄像操作。本发明的命令触发式目标分析平台、方法及存储介质运行稳定，实用可靠。由于对抵达的火车的车头进行是否异形的轮廓识别，并在辨识出异形时，及时上报给远端的火车运营服务器，从而降低火车事故发生的概率。
📄 2019108996367
📂 G06F15_78
👤 保定律都信息技术服务有限公司
📅 2019-09-23
本发明提供了一种基于FPGA的高速模式匹配装置及方法，所述装置包括：提取模块，用于对规则集合进行多维特征提取；聚类模块，用于生成规则类别；布隆过滤模块用于对输入数据进行筛查；哈希匹配模块，用于验证数据流是否匹配已知模式；概率验证模块，用于计算验证哈希匹配通过概率；正则匹配模块，用于匹配复杂模式；反馈模块，用于动态调整布隆过滤器参数、哈希表分布及概率公式系数；匹配结果报告模块，用于上报匹配信息。本发明在多模式匹配任务中能够实现高效性、准确性、可扩展性的平衡，提升了FPGA的资源利用效率，满足模式匹配规则集较大时的匹配需求。
📄 2025106182073
📂 G06F15_78
👤 南京信息工程大学
📅 2025-05-14
本实用新型涉及单片机技术领域，公开了一种单片机，主芯片上安装有两个导热器，底座的顶部四个拐角均安装有卡接器，卡接器包括安装座、限位槽和卡杆，安装座的顶部开设有限位槽，且安装座的前后表面均活动插接有两个卡杆，两个卡杆的一端固接有调节板，安装座的顶部边缘铰接有安装板，安装板的顶部固接有两个卡块，限位槽的内部活动安装有连接板。卡接器通过横线和纵向卡合的方式，可以对单片机主体进行快速拆装，该方式相对于传统方式而言，通过固定卡合的方式对单片机主体进行安装，单片机主体工作时不易出现抖动，防止单片机主体受外力影响出现抖动后造成插接口与外部插头连接不稳固，保障了单片机主体的正常使用。
📄 202421298307X
📂 G06F15_78
👤 项博乐
📅 2024-06-07
本发明公开了一种基于Chiplet架构的芯片，包括CPU芯粒、管壳、IO芯粒、第一计算系、第二计算系、硅转接板和基板；所述第一计算系与第二计算系的结构相同，分别包括两件存储单元和两件计算芯粒；CPU芯粒(1)分别通过UCIe总线与IO芯粒、第一计算系和第二计算系进行数据交互。本发明的控制方法为：在周期工作阶段，第一计算系和第二计算系之间的周期脉冲信号互相同步，每个计算系内的周期脉冲信号相互检测。本发明采用周期脉冲信号实现了整个芯片中计算芯粒的同步与检测，同时还实现了对整个芯片的性能和功耗的控制。
📄 2022111837175
📂 G06F15_78
👤 南京信息工程大学
📅 2022-09-27
本发明公开了一种基于FPGA软核的缓存系统及方法，系统包括设于FPGA内的数据FIFO单元、消息FIFO单元以及用于输入输出数据的主机，还包括设于FPGA外部的片外RAM单元；数据FIFO单元负责数据信号的缓存传输以及发送请求信号，该单元包括分别完成读数据、写数据的读FIFO单元和写FIFO单元；消息FIFO用于获取并传输请求信号，以控制片外RAM、读FIFO单元以及写FIFO单元动作；片外RAM用于写入并缓存写FIFO单元输出的数据，并将数据传输至读FIFO单元。本发明设有三个缓存单元，利用了三缓存架构的优势，优化了数据信号和消息信号的传输结构，充分使用了架构中的三个FIFO缓存器单元，提升了缓存模块的工作速率，优化了工作效率，能够有效降低开发时的开发难度，减少了开发周期。
📄 2020109210481
📂 G06F15_78
👤 南京信息工程大学
📅 2020-09-04
本发明请求保护一种面向边缘计算的ARM‑FPGA协同硬件资源局部动态重构处理方法，针对面向边缘计算的异构体系中，任务间频繁的任务切换，而不考虑硬件平台处理特性的问题，将硬件处理器(FPGA)独立用作可重构的加速运算单元，把大量计算任务迁移至可重构的硬件资源上，以保证高性能计算任务的独立性，实现局部资源动态重构中协处理器FPGA硬件任务调度优化、任务处理间的更大的并行性和各任务时间的可预测性，提高了面向边缘计算异构平台的整体运行效率。
📄 2021100184611
📂 G06F15_78
👤 重庆邮电大学
📅 2021-01-07
柿子坊 · 知识产权运营
柿子坊知识产权运营平台