专利交易市场

本实用新型公开了一种FPGA自主恢复电路，包括监控电路板(1)和处理器电路板(2)，监控电路板(1)上设有相连接的电源芯片(3)、PROM储存器(4)和监控CPLD(5)，监控电路板(1)上还设有与监控CPLD(5)和电源芯片(3)相连的连接插口(6)，连接插口(6)的外侧设有竖直设置的立杆(7)，立杆(7)上设有横板(8)，横板(8)端部的底面设有钩块(9)，钩块(9)与立杆(7)之间具有卡合槽(10)，横板(8)底面与监控电路板(1)的距离与处理器电路板(2)的厚度一致；本实用新型便于对处理器进行单独地快捷更换，具有使用便捷以及维护成本低的特点。

一种飞行时间量测电路(100,400,600)及相关控制方法及电子装置。飞行时间量测电路(100,400,600)包括像素阵列(102,602)、第一控制器(104)及时间数字转换器(106,406,606)。像素阵列(102,602)包括m行×n列像素单元(P11～P1n、P21～P2n、...Pm1～Pmn、P11'～P1n'、P21'～P2n'、...Pm1'～Pmn')。第一控制器(104)耦接至第1列像素单元(P11～Pm1、P11'～Pm1')中的每一个的第一缓冲器的输入端，且像素单元Pxy的第一缓冲器的输入端耦接至像素单元Px(y‑1)的第一缓冲器的输出端，x为1到m的整数，y为2到n的整数，其中在测试模式下，第一控制器(104)传送第一触发信号依序通过像素单元Pa1～Pan中的第一缓冲器Ba1～Ban，其中a为1到m中任一整数，当a小于m时，第一触发信号从像素单元Pa1～Pan的输出端到达像素单元Pm1～Pmn。

一种飞行时间量测电路(100)及相关飞行时间量测系统、量测方法、芯片及电子装置。飞行时间量测电路(100)包括像素阵列(102)及时间数字转换器(104)。像素阵列(102)包括m行×n列像素单元。时间数字转换器(104)包括n个第一时间数字转换单元(1041A～104nA)以及n个第二时间数字转换单元(1041B～104nB)，相邻并对应地耦接至第m行的第1到第n列像素单元(Pm1～Pmn)的n个输出端。其中n个第一时间数字转换单元(1041A～104nA)与n个第二时间数字转换单元(1041B～104nB)交错设置。

本申请公开了一种飞行时间量测电路、相关芯片及电子装置。飞行时间量测电路包括像素阵列，其中至少一像素单元包括：光敏传感器（D01），其在感测到光子后具有一段停滞时间无法进行感测；与门（A01），其第一输入端耦接至光敏传感器，其第二输入端耦接至行选择线（11RS0），其第三输入端耦接至列选择线（11CS1）；以及锁存电路（L01），其输入端耦接至与门的输出端；或门（G01），其第一输入端耦接至与门的输出端，其第二输入端耦接至行移动控制线（S0）；复用器（M01），其第一输入端耦接至预设电压（0），其第二输入端耦接至前一行且同一列的像素单元的输出端；异或门（X01），其第一输入端耦接至锁存电路的输出端，其第二输入端耦接至复用器的输出端。