专利交易市场

本发明公开了一种视频处理芯片，视频处理芯片为异构多核多切片流水线架构；包括：主控CPU模块，主控CPU模块采用基于ARM的嵌入式系统架构，用于对片内其他模块的综合管理和配置；视频学习与训练模块，视频学习与训练模块采用基于GPU的AI处理器，用于判断当前的环境模型，产生和优化视频修复增强模块中各个处理核的算法参数；视频修复增强模块，视频修复增强模块采用多切片堆叠方式集成多条流水线，用于对视频图像的实时/非实时修复和增强处理；片上总线模块，用于主控CPU模块与片内其他模块的数据交换；接口数据处理模块，用于视频数据在片内片外的交互传输以及视频数据在片内各切片间的切换。

本发明公开了一种适用于HEVC的熵解码解码器优化方法，根据不同语法元素的特性，将多个常规算术解码器分组并行形成5路输出装置，从而实现在单周期时钟并行计算多个bin，从电路级做到熵解码的并行计算，通用性好；其中，并行多个常规算术解码器的步骤为：获取当前进行常规算术解码的bin，在当前位流指针指向对应模块所需的语法元素时输出对应的常规算术解码器驱动信号。其中，对于常规算术器中的重归一化操作，常规常规算术器输入裁切为当前8bit位流的高5位，将ivlCurrRange区间范围的大小比较改进为移位判断选择器。