专利交易市场

本实用新型公开了一种基于T型耦合器的带通负群时延电路，包括输入端口、以及对应输入端口的输出端口、耦合微带线和连接线，所述耦合微带线包括对称设置的耦合微带线CL1和耦合微带线CL2，所述耦合微带线CL1和耦合微带线CL2至少包括三个端口，所述输入端口与耦合微带线CL1的第一个端口相连，所述输出端口与耦合微带线CL2的第一个端口相连，所述耦合微带线CL1的第二个端口与耦合微带线CL2的第二个端口相连，所述耦合微带线CL1的第三个端口与耦合微带线CL2的第三个端口均与连接线相连，当满足2R0(1‑a2‑k2+a2k2)+Z(a2+k2)2＞0时，该带通负群时延电路实现负群时延，其中，a表示衰减损耗，Z和k分别表示微带耦合线的特征阻抗和耦合系数。