专利名称：一种基于4-Booth编码的低功耗乘法器      申请号：2019102388298     转让价格：面议  收藏
法律状态：已下证   类型：发明   关键词：芯片设计 集成电路设计 半导体技术   相似专利 发布日：2025/03/31  
摘要： 本发明公开的一种基于4-Booth编码的低功耗乘法器，包括由至少两个编码器并联组成的编码器组，编码器组的输入端连接有位选择器，位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating开关，编码器组的输出端通过第二Power gating开关与压缩器的输入端连接，压缩器的输出端通过第三Power gating开关与超前进位加法器的输入端连接。本发明公开的一种基于4-Booth编码的低功耗乘法器能够在保证计算结果正确的同时，降低功耗。

专利名称：一种基于关键路径复制的电路最高工作频率测试方法      申请号：2019104403875     转让价格：面议  收藏
法律状态：已下证   类型：发明   关键词：芯片设计 集成电路测试 半导体技术   相似专利 发布日：2025/03/31  
摘要： 本发明公开了一种基于关键路径复制的电路最高工作频率测试方法，具体步骤如下：步骤1，利用EDA工具对目标系统进行静态时序分析，确定关键路径；步骤2，将步骤1确定的关键路径进行复制，得到复制的时序路径；步骤3，将经步骤2复制得到的时序路径进行信号钳位；步骤4，将步骤3中进行信号钳位后的时序路径进行高低频率测试；本发明主要用来测试电路的最高工作频率，在电路调节为不同频率的工作模式下，通过检查复制时序电路输入信号上升沿和延迟相位检查信号下降沿的相位差与时钟周期的关系，便能得出电路的临界工作频率。

专利名称：一种通过在代码中提取数据流辅助芯片布局规划的方法      申请号：2019106834724     转让价格：面议  收藏
法律状态：已下证   类型：发明   关键词：芯片设计 集成电路 半导体技术 电子设计自动化   相似专利 发布日：2025/01/03  
摘要： 本发明公开一种通过在代码中提取数据流辅助芯片布局规划的方法，通过RTL代码或是门级网表查找各模块的数据走向，方便设计人员的选择所需知道其数据流走向的模块；进而找到与所指定模块有数据交互的其他模块，并通过图表的形式呈现各模块的数据交互关系，减少了整个设计流程中因设计者提供设计说明文件和前后端沟通时产生的时间；再通过数据走向得到摆放输入输出端口的脚本，减少后端工程师布局规划的时间，加快设计速度。

专利名称：一种二维处理器阵列的快速重构方法      申请号：2020103009319     转让价格：面议  收藏
法律状态：已下证   类型：发明   关键词：芯片设计 集成电路 半导体   相似专利 发布日：2025/01/13  
摘要： 本发明公开一种二维处理器阵列的快速重构方法，包括逻辑列的偏序关系、区间的定义、构造初始逻辑列、不可用处理器单元的定义、构造后续逻辑列、修正不可连的处理器单元和构造最大的逻辑阵列。该快速重构二维处理器阵列的灵活方法通过动态规划的思想，按照从左到右的顺序依次在区间内构造其局部最优的逻辑列，从而在多项式时间内生成最大的逻辑阵列，这将最大限度地提高了处理器中无故障处理器单元的利用率，从而极大地提高了系统的稳定性。通过实验验证得知，与现有技术相比，所提出的方法可以快速的生成一个更大的逻辑阵列。

专利名称：一种最大化二维处理器阵列的重构方法      申请号：2020103002466     转让价格：面议  收藏
法律状态：已下证   类型：发明   关键词：芯片设计 集成电路 半导体   相似专利 发布日：2025/01/13  
摘要： 本发明公开一种最大化二维处理器阵列的重构方法，通过定义位置关系、处理器单元邻接单元集、定义邻接处理器单元的优先级、初始化起始逻辑列、定义不可用处理器单元、构造后续逻辑列、回溯和构造逻辑阵列来重构二维处理器阵列。本发明通过灵活的路由方式扩展了可用处理器单元的邻接单元集合，从而在一定程度上提升了处理器中无故障处理器单元的利用率，增大了可重构处理器阵列的规模。此外，本发明还可以在多项式时间内生成一个更大的逻辑阵列。