专利名称：一种并行位矢量变换部分积相加的一维DCT/IDCT变换器      申请号：2020113001008     转让价格：面议  收藏
法律状态：已下证   类型：发明   关键词：数字视频压缩编解码   相似专利 发布日：2025/04/21  
摘要： 本发明提出了一种并行位矢量变换部分积相加的一维DCT/IDCT变换器，用以解决现有DCT/IDCT变换器占用过多逻辑单元资源的问题，包括位矢量并行输出器、位矢量并行交换器、数值位矢量并行变换器、符号位矢量变换器和部分积相加器；所述位矢量并行输出器与位矢量并行交换器相连接；位矢量并行交换器分别与数值位矢量并行变换器和符号位矢量变换器相连接；数值位矢量并行变换器和符号位矢量变换器均与部分积相加器相连接。本发明基于位与‑相加算法的并行位矢量变换部分积左移相加实现，不使用直接的乘法运算，也不需要复用特定的公约数，且变换周期短，可以节省大量逻辑单元；可以统一结构实现DCT变换和IDCT变换。

专利名称：一种位矢量变换累加移位的一维DCT/IDCT变换器      申请号：2020110778861     转让价格：面议  收藏
法律状态：已下证   类型：发明   关键词：数字视频压缩编解码   相似专利 发布日：2025/04/21  
摘要： 本发明提出了一种位矢量变换累加移位的一维DCT/IDCT变换器，用以解决现有HEVC标准中DCT/IDCT变换器使用大量的专用乘法器占用过多逻辑单元资源的问题。本发明包括计数及状态控制器、位矢量生成器、位矢量变换器和变换结果组装器；所述计数及状态控制器分别与位矢量生成器、位矢量变换器和变换结果组装器相连接；所述位矢量生成器和位矢量变换器相连接，所述位矢量变换器和变换结果组装器相连接。本发明采用累加和移位组合实现输入数据乘数，可以节省大量的FPGA或ASIC的逻辑单元；由于累加处理的时钟周期数是固定的，仅取决于输入数据的二进制补码位数，容易进行时序设计，且可以统一结构实现DCT变换和IDCT变换。

专利名称：一种用于数字视频编解码的3乘3整数DCT变换量化器      申请号：2017106045809     转让价格：面议  收藏
法律状态：已下证   类型：发明   关键词：数字视频压缩编解码   相似专利 发布日：2025/04/21  
摘要： 本发明提出了一种用于数字视频编解码的3乘3整数DCT变换量化器，同时给出了与之对应的3乘3整数IDCT逆变换反量化器，用以解决现有数字视频编解码中4×4整数DCT核心变换的运算次数多、计算时间长的问题，包括当前帧3×3分块器、3×3整数DCT核心变换器、后缩放量化器和3×3图像变换块发送器，当前帧3×3分块器与3×3整数DCT核心变换器相连接，3×3整数DCT核心变换器与后缩放量化器相连接，后缩放量化器与3×3图像变换块发送器相连接。与采用4×4整数DCT变换相比，对于一个1920×1080的彩色高清视频帧，本发明乘法运算次数减少了33.3%；加减法运算次数减少了33.3%，同时解码视频帧PSNR提高。